基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計

隨著現(xiàn)代電子技術(shù)的應(yīng)用和發(fā)展，越來越多的電子應(yīng)用由模擬系統(tǒng)向數(shù)字系統(tǒng)轉(zhuǎn)變，而A／D轉(zhuǎn)換器為模擬系統(tǒng)和數(shù)字系統(tǒng)的界面，承擔著模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號的任務(wù)，在一些多路信號采集系統(tǒng)和實時數(shù)字信號處理系統(tǒng)中，A／D轉(zhuǎn)換的多路擴展、高精度、低成本、實時性顯得越來越重要。在一般信號采集系統(tǒng)中，由單片機或微控制器對高精度A／D轉(zhuǎn)換器進行控制，通常采用軟件模擬A／D轉(zhuǎn)換器時序的方法。因此增加了CPU的負擔，降低了CPU的工作效率，在多片A／D轉(zhuǎn)換器多通道擴展應(yīng)用中，降低了信號采集的實時性。

現(xiàn)場可編程門陣列FPGA(Field ProgrammableGate Array)是20世紀80年代中期在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的一種可編程邏輯器件，其特點是高集成度、高速和高可靠性，設(shè)計人員可以現(xiàn)場修改器件的邏輯功能。VHDL(VHSIC Hardvcare Description Language)是目前通用的硬件描述語言之一，可用來描述一個數(shù)字電路的輸入、輸出以及相互間的行為與功能。

FPGA的高集成度和高速的特性，使之相對于單片機和微控制器，更適合用于對高速A／D器件的采樣控制。本文設(shè)計一種基于FPGA的高速串行輸入／輸出A／D轉(zhuǎn)換器的控制器，該控制器完成對ADS7844芯片的采樣控制，提高了采樣的實時性、減輕了主CPU的運行負擔。

2 ADS7844功能介紹

ADS7844是Burr_Brown公司推出的一種高性能、寬電壓、低功耗的12 b串行數(shù)模轉(zhuǎn)換器。它有8個模擬輸入端，可用軟件編程為8通道單端輸入A／D轉(zhuǎn)換器或4通道差分輸入A／D轉(zhuǎn)換器，其轉(zhuǎn)換率高達200 kHz，而線性誤差和差分誤差最大僅為±1 LSB。ADS7844在電源電壓為2.7～5 V之間均能正常工作，最大工作電流為1 mA，進入低功耗狀態(tài)后的耗電僅為3μA。ADS7844通過6線串行接口與CPU進行通信，接口簡單方便。

2.1 ADS7844的引腳功能

CH0～CH7：模擬輸入端，當器件被設(shè)置為單端輸入時，這些引腳可分別與信號地COM構(gòu)成8通道單端輸入A／D轉(zhuǎn)換器；當器件被設(shè)置為差分輸入時，利用CH0-CH1，CH2-CH3，CH4-CH5，CH6-CH7可構(gòu)成4通道差分輸入A／D轉(zhuǎn)換器；

COM：信號地；

Vref：參考電壓輸入端，最大值為電源電壓；

CS：片選端、低電平有效、該腳為高電平時，其他數(shù)字接口呈三態(tài)；

Dclk：外部時鐘輸人端，在時鐘作用下，CPU將控制字寫入ADS7844，并將轉(zhuǎn)換結(jié)果從中讀出；

Din：串行數(shù)據(jù)輸入端，在片選有效時，控制字在Dclk上升沿被逐位鎖入ADS7844；

Dout：串行數(shù)據(jù)輸出端，在片選有效時，轉(zhuǎn)換結(jié)果在DcIk的下降沿開始被逐位從ADS7844移出；

BUSY：“忙”信號輸出端，在接收到控制字的第一位數(shù)據(jù)后變低，只有在轉(zhuǎn)換結(jié)束且片選有效時，該腳才輸出一個高脈沖；

SHDN：電源關(guān)閉端、低電平有效。當SHDN為低電平時，ADS7844進入低功耗狀態(tài)；

Vcc，GND：分別為電源端和數(shù)字地。

2.2 ADS7844的控制字及轉(zhuǎn)換時序

ADS7844的控制字如表1所述。

ADS7844的控制字共有8位，其中S是起始位，控制字的起始位總為“1”。A2～A0是通道選擇位，在單端輸入時分別對應(yīng)8個通道，而對于差分輸入，000～011分別對應(yīng)CH0-CH1，CH2-CH3，CH4-CH5，CH6-CH7，而100～111則分別對應(yīng)CH0-CH1，CH1-CH0，CH3-CH2，CH5-CH4，CH7-CH6。Bit3沒有定義。SGL／DIF是模式控制位，該位為“1”時是單端輸入模式，為“0”時是差分輸入模式。PD1和PD0是電源關(guān)閉模式控制位，若為“00”，則表示ADS7844在不進行數(shù)據(jù)轉(zhuǎn)換時自動進入電源關(guān)閉模式，若為“11”，芯片則始終處于電源開啟模式。

ADS7844有多種轉(zhuǎn)換時序，基本時序如圖1所示。

從圖1中可見，一個轉(zhuǎn)換周期需要24個時鐘周期，其中8個用于輸入控制字，16個用于讀取轉(zhuǎn)換結(jié)果。控制字的所有位在時鐘上升沿被鎖入芯片，轉(zhuǎn)換結(jié)果在時鐘的下降沿被逐位移出。所有移人和移出的數(shù)據(jù)都是高位在前、低位在后。需要說明的是，ADS7844是12位A／D轉(zhuǎn)換器，其轉(zhuǎn)換結(jié)果只有12位，故在移出12位結(jié)果后，還需送入4個時鐘來完成整個轉(zhuǎn)換過程，這4個多余的時鐘移出的數(shù)據(jù)為“0”，使用時不應(yīng)作為轉(zhuǎn)換結(jié)果處理。