新聞中心

EEPW首頁 > 消費(fèi)電子 > 設(shè)計(jì)應(yīng)用 > 基于TMS320VC550的JPEG視頻壓縮系統(tǒng)的實(shí)現(xiàn)

基于TMS320VC550的JPEG視頻壓縮系統(tǒng)的實(shí)現(xiàn)

作者: 時(shí)間:2010-02-26 來源:網(wǎng)絡(luò) 收藏

 1 引言

本文引用地址:http://m.butianyuan.cn/article/166768.htm

  隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展,視覺通信的重要性和需求急劇增加,如桌面會(huì)議、移動(dòng)終端、因特網(wǎng)的通信等。這些視覺信息內(nèi)涵豐富,但數(shù)據(jù)量大,必須數(shù)據(jù)。但采用多種方法圖像數(shù)據(jù),其數(shù)據(jù)量仍然巨大,這就對(duì)計(jì)算機(jī)處理速度、傳輸介質(zhì)、傳輸方法和存儲(chǔ)介質(zhì)提出較高要求。因此,數(shù)據(jù)作為數(shù)據(jù)圖像處理的關(guān)鍵技術(shù)之一,對(duì)研究圖像壓縮編碼技術(shù)具有重要價(jià)值。

  嵌入式微處理器中,DSP具有靈活、高速、便于嵌入式應(yīng)用等優(yōu)點(diǎn),特別適合復(fù)雜算法處理的應(yīng)用。數(shù)字圖像壓縮利用DSP作為其嵌入式平臺(tái),充分發(fā)揮其性能優(yōu)勢,較好地提高編碼效率,滿足圖像實(shí)時(shí)處理需要。因此,這里介紹一種9A型DSP的視頻壓縮。

  2 靜止圖像的壓縮編碼標(biāo)準(zhǔn)

  (Joint Photographic Experts Group)是由國際標(biāo)準(zhǔn)化組織(ISO)提出面向靜止圖像編碼的標(biāo)準(zhǔn),其處理方法依次使用離散余弦變換、量化、Z行掃描、游程編碼和不變字長編碼。算法定義了以下4種運(yùn)行模式:

  (1)DCT順序型模式按照從左到右、從上到下的順序?qū)D像進(jìn)行掃描和編碼,稱為基本。

  (2)基于DCT遞增模式 按照從粗到細(xì)的順序?qū)σ环鶊D像進(jìn)行編碼,適用于傳輸時(shí)間長、用戶喜歡圖像從粗糙到清晰的場合。

  (3)無失真編碼模式保證重建圖像與原始圖像完全相同。

  (4)分層編碼 采用各種分辨率對(duì)圖像進(jìn)行編碼。

  該系統(tǒng)采用基本系統(tǒng)模式。圖1是JPEG的編碼框圖。

JPEG的編碼框圖

  3 硬件系統(tǒng)設(shè)計(jì)

  該視頻壓縮系統(tǒng)直接與PAL制攝像頭的輸出端相連,來采集、預(yù)處理和壓縮現(xiàn)場圖像,再以USB或RS232方式將處理后的圖像數(shù)據(jù)傳給上位機(jī)。圖2為視頻壓縮系統(tǒng)硬件結(jié)構(gòu)圖。

視頻壓縮系統(tǒng)硬件結(jié)構(gòu)圖

  該系統(tǒng)硬件設(shè)計(jì)以TI公司的9A型數(shù)字信號(hào)處理器為核心,包括視頻采集電路、FPGA預(yù)處理電路、存儲(chǔ)器擴(kuò)展、系統(tǒng)電源和看門狗電路等。系統(tǒng)中9A為中央處理器;SDRAM為DSP外擴(kuò)數(shù)據(jù)存儲(chǔ)器;Flash為程序存儲(chǔ)器,用于系統(tǒng)上電自舉;模擬攝像頭與視頻 A/D轉(zhuǎn)換器負(fù)責(zé)視頻圖像采集;FPGA用于地址譯碼、隔行運(yùn)算,控制兩片SRAM用于緩存視頻A/D轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字圖像。從系統(tǒng)設(shè)計(jì)成本考慮,這里選用Altera公司的可編程邏輯器件EPIC6Q240C8型FPGA。該器件是Cyclone系列器件中一款非BGA封裝的可用I/O引腳最多的 FPGA。


上一頁 1 2 3 4 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉