新聞中心

EEPW首頁 > 光電顯示 > 設(shè)計(jì)應(yīng)用 > 硅襯底LED芯片簡介及主要制造工藝分析

硅襯底LED芯片簡介及主要制造工藝分析

作者: 時(shí)間:2012-07-18 來源:網(wǎng)絡(luò) 收藏

目前日本日亞公司壟斷了藍(lán)寶石襯底上GaN基專利技術(shù),美國CREE公司壟斷了SiC襯底上 GaN基專利技術(shù)。因此,研發(fā)其他襯底上的GaN基生產(chǎn)技術(shù)成為國際上的一個(gè)熱點(diǎn)。南昌大學(xué)與廈門華聯(lián)電子有限公司合作承擔(dān)了國家863計(jì)劃項(xiàng)目“基于Si襯底的功率型GaN基LED技術(shù)”,經(jīng)過近三年的研制開發(fā),目前已通過科技部項(xiàng)目驗(yàn)收。

本文引用地址:http://m.butianyuan.cn/article/167811.htm

 1 Si襯底LED

  1.1 技術(shù)路線

  在Si襯底上生長GaN,制作LED藍(lán)光

  流程:在Si襯底上生長AlN緩沖層→生長n型GaN→生長InGaN/GaN多量子阱發(fā)光層 →生長p型AIGaN層→生長p型GaN層→鍵合帶Ag反光層并形成p型歐姆接觸電極→剝離襯底并去除緩沖層→制作n型摻si層的歐姆接觸電極→合金→鈍化→劃片→測(cè)試→包裝。

  1.2

  采用Thomas Swan CCS低壓MOCVD系統(tǒng)在50 mm si(111)襯底上生長GaN基MQW結(jié)構(gòu)。使用三甲基鎵(TMGa)為Ga源、三甲基鋁(TMAI)為Al源、三甲基銦(TMIn)為In源、氨氣 (NH3)為N源、硅烷(SiH4)和二茂鎂(CP2Mg)分別用作n型和p型摻雜劑。首先在Si(111)襯底上外延生長AlN緩沖層,然后依次生長n 型GaN層、InGaN/GaN多量子阱發(fā)光層、p型AlGaN層、p型GaN層,接著在p面制作Ag反射鏡并形成p型歐姆接觸,然后通過熱壓焊方法把外延層轉(zhuǎn)移到導(dǎo)電基板上,再用Si腐蝕液把Si襯底腐蝕去除并暴露n型GaN層,使用堿腐蝕液對(duì)n型面粗化后再形成n型歐姆接觸,這樣就完成了垂直結(jié)構(gòu) LED的制作。結(jié)構(gòu)圖見圖1。

  

  從結(jié)構(gòu)圖中看出,Si襯底芯片為倒裝薄膜結(jié)構(gòu),從下至上依次為背面Au電極、Si基板、粘接金屬、金屬反射鏡(p歐姆電極)、GaN外延層、粗化表面和Au電極。這種結(jié)構(gòu)芯片電流垂直分布,襯底熱導(dǎo)率高,可靠性高;發(fā)光層背面為金屬反射鏡,表面有粗化結(jié)構(gòu),取光效率高。

  1.3 關(guān)鍵技術(shù)及創(chuàng)新性

  用Si作GaN發(fā)光二極管襯底,雖然使LED的制造成本大大降低,也解決了專利壟斷問題,然而與藍(lán)寶石和SiC相比,在Si襯底上生長GaN更為困難,因?yàn)檫@兩者之間的熱失配和晶格失配更大,Si與GaN的熱膨脹系數(shù)差別也將導(dǎo)致GaN膜出現(xiàn)龜裂,晶格常數(shù)差會(huì)在GaN外延層中造成高的位錯(cuò)密度;另外Si襯底LED還可能因?yàn)镾i與GaN之間有0.5 V的異質(zhì)勢(shì)壘而使開啟電壓升高以及晶體完整性差造成p型摻雜效率低,導(dǎo)致串聯(lián)電阻增大,還有Si吸收可見光會(huì)降低LED的外量子效率。因此,針對(duì)上述問題,深入研究和采用了發(fā)光層位錯(cuò)密度控制技術(shù)、化學(xué)剝離襯底轉(zhuǎn)移技術(shù)、高可靠性高反光特性的p型GaN歐姆電極制備技術(shù)及鍵合技術(shù)、高出光效率的外延材料表面粗化技術(shù)、襯底圖形化技術(shù)、優(yōu)化的垂直結(jié)構(gòu)芯片設(shè)計(jì)技術(shù),在大量的試驗(yàn)和探索中,解決了許多技術(shù)難題,最終成功制備出尺寸1 mm×1 mm,350 mA下光輸出功率大于380 mW、發(fā)光波長451 nm、工作電壓3.2 V的藍(lán)色發(fā)光芯片,完成課題規(guī)定的指標(biāo)。采用的關(guān)鍵技術(shù)及技術(shù)創(chuàng)新性有以下幾個(gè)方面。

  (1)采用多種在線控制技術(shù),降低了外延材料中的刃位錯(cuò)和螺位錯(cuò),改善了Si與GaN兩者之間的熱失配和晶格失配,解決了GaN單晶膜的龜裂問題,獲得了厚度大于4 μm的無裂紋GaN外延膜。

  (2)通過引入AIN,AlGaN多層緩沖層,大大緩解了Si襯底上外延GaN材料的應(yīng)力,提高了晶體質(zhì)量,從而提高了發(fā)光效率。

  (3)通過優(yōu)化設(shè)計(jì)n-GaN層中Si濃度結(jié)構(gòu)及量子阱/壘之間的界面生長條件,減小了芯片的反向漏電流并提高了芯片的抗靜電性能。

  (4)通過調(diào)節(jié)p型層鎂濃度結(jié)構(gòu),降低了器件的工作電壓;通過優(yōu)化p型GaN的厚度,改善了芯片的取光效率。

  (5)通過優(yōu)化外延層結(jié)構(gòu)及摻雜分布,減小串聯(lián)電阻,降低工作電壓,減少熱產(chǎn)生率,提升了LED的工作效率并改善器件的可靠性。

  (6)采用多層金屬結(jié)構(gòu),同時(shí)兼顧歐姆接觸、反光特性、粘接特性和可靠性,優(yōu)化焊接技術(shù),解決了銀反射鏡與p-GaN粘附不牢且接觸電阻大的問題。

  (7)優(yōu)選了多種焊接金屬,優(yōu)化焊接條件,成功獲得了GaN薄膜和導(dǎo)電Si基板之間的牢固結(jié)合,解決了該過程中產(chǎn)生的裂紋問題。

  (8)通過濕法和干法相結(jié)合的表面粗化,減少了內(nèi)部全反射和波導(dǎo)效應(yīng)引起的光損失,提高LED的外量子效率,使器件獲得了較高的出光效率。

  (9)解決了GaN表面粗化深度不夠且粗化不均勻的問題,解決了粗化表面清洗不干凈的難題并優(yōu)化了 N電極的金屬結(jié)構(gòu),在粗化的N極性n-GaN表面獲得了低阻且穩(wěn)定的歐姆接觸。

  2 Si襯底LED封裝技術(shù)

  2.1 技術(shù)路線

  采用藍(lán)光LED激發(fā)YAG/硅酸鹽/氮氧化物多基色體系熒光粉,發(fā)射黃、綠、紅光,合成白光的技術(shù)路線。

  流程:在金屬支架/陶瓷支架上裝配藍(lán)光LED芯片(導(dǎo)電膠粘結(jié)工藝)→鍵合(金絲球焊工藝)→ 熒光膠涂覆(自動(dòng)化圖形點(diǎn)膠/自動(dòng)噴射工藝)→Si膠封裝(模具灌膠工藝)→切筋→測(cè)試→包裝。

  2.2 封裝工藝

  Si襯底的功率型GaN基LED封裝采用仿流明的支架封裝形式,其外形有朗柏型、矩形和雙翼型。其制作過程為:使用導(dǎo)熱系數(shù)較高的194合金金屬支架,先將LED芯片粘接在金屬支架的反光杯底部,再通過鍵合工藝將金屬引線連接LED芯片與金屬支架電極,完成電氣連接,最后用有機(jī)封裝材料(如Si膠)覆蓋芯片和電極引線,形成封裝保護(hù)和光學(xué)通道。這種封裝對(duì)于取光效率、散熱性能、加大工作電流密度的設(shè)計(jì)都是最佳的。其特點(diǎn)包括:熱阻低(小于10 ℃/W),可靠性高,封裝內(nèi)部填充穩(wěn)定的柔性膠凝體,在-40~120℃范圍,不會(huì)因溫度驟變產(chǎn)生的內(nèi)應(yīng)力,使金絲與支架斷開,并防止有機(jī)封裝材料變黃,引線框架也不會(huì)因氧化而沾污;優(yōu)化的封裝結(jié)構(gòu)設(shè)計(jì)使光學(xué)效率、外量子效率性能優(yōu)異,其結(jié)構(gòu)見圖2。

  


上一頁 1 2 下一頁

關(guān)鍵詞: 工藝 分析 制造 主要 芯片 簡介 LED

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉