基于CDCE949的可控頻率源設(shè)計(jì)與實(shí)現(xiàn)

摘要：針對(duì)頻率源遠(yuǎn)程控制難問(wèn)題，介紹了一種可由單片機(jī)控制的頻率合成芯片CDCE949。其中頻率的變化是通過(guò)單片機(jī)運(yùn)用IIC總線(xiàn)技術(shù)將控制數(shù)據(jù)發(fā)送到CDCE949的控制寄存器內(nèi)，從而合成相應(yīng)的頻率值。設(shè)備具有輸出頻率切換快速、頻率分辨率和穩(wěn)定度高等性能，能較好地滿(mǎn)足遠(yuǎn)程控制頻率源的需要。
關(guān)鍵詞：頻率源；CDCE949；IIC；控制寄存器

調(diào)頻發(fā)射機(jī)發(fā)射頻率的改變大都是通過(guò)調(diào)節(jié)壓控振蕩器(VCO)來(lái)實(shí)現(xiàn)的。為實(shí)現(xiàn)調(diào)頻發(fā)射機(jī)的遠(yuǎn)程控制化、頻率的變化由微控制器來(lái)決定。系統(tǒng)采用頻率點(diǎn)對(duì)點(diǎn)廣播，而通過(guò)控制VCO的變化來(lái)改變頻率不夠靈活。通過(guò)本振信號(hào)源和基帶信號(hào)混頻來(lái)實(shí)現(xiàn)音頻信號(hào)的調(diào)制和發(fā)射，這樣設(shè)計(jì)一款可由單片機(jī)控制的頻率源就成為可控調(diào)頻發(fā)射系統(tǒng)的核心技術(shù)。
頻率合成芯片CDCE949正能滿(mǎn)足可控頻率源的參數(shù)和性能，本文用單片機(jī)的兩線(xiàn)串行接口(TWI)向CDCE949的控制寄存器寫(xiě)內(nèi)容，來(lái)對(duì)輸出頻率進(jìn)行控制。

1 頻率合成技術(shù)及主要技術(shù)指標(biāo)
1．1 頻率合成技術(shù)
頻率合成是指由一個(gè)或多個(gè)頻率穩(wěn)定度和精確度很高的參考信號(hào)源通過(guò)頻率域的線(xiàn)性運(yùn)算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的過(guò)程。基于此原理制成的頻率源為頻率合成器。
1．2 頻率合成技術(shù)的主要技術(shù)指標(biāo)
頻率合成器的性能需要一系列指標(biāo)來(lái)表征，但由于不同用途的合成器性能差異較大，故難以給出完整的指標(biāo)系列。這里只給出一些基本的技術(shù)指標(biāo)：
1)頻率范圍頻率合成器輸出最低頻率fonmin，和輸出最高頻率fonmax之間的變化范圍。也常用相對(duì)帶寬△f來(lái)衡量頻率范圍。

2)頻率分辨率頻率合成器輸出的兩相鄰頻率點(diǎn)之間的間隔，不同用途的頻率合成器對(duì)頻率分辨率的要求相差很大。
3)頻率切換時(shí)間 從發(fā)出頻率切換的指令開(kāi)始，到頻率切換完成，并進(jìn)入允許的相位誤差范圍所需要的時(shí)間。它與頻率合成的方式密切相關(guān)。
4)諧波抑制和雜散抑制 諧波抑制是指載波整數(shù)倍頻率處單根譜線(xiàn)的功率與載波功率之比，而雜散抑制指與載波頻率成非諧波關(guān)系的離散譜功率與載波功率之比，它們表征了頻率源輸出譜的純度頻率源中的諧波和雜散主要由頻率源中的非線(xiàn)性元件產(chǎn)生，也有頻率源內(nèi)外干擾的影響，還與頻率合成的方式有關(guān)。
5)頻率穩(wěn)定度指在規(guī)定的時(shí)間問(wèn)隔內(nèi)，頻率合成器輸出頻率偏離標(biāo)定值的數(shù)值，它分長(zhǎng)期、短期和瞬間穩(wěn)定度3種。
6)調(diào)制性能指頻率合成器的輸出是否具有調(diào)幅(AM)、調(diào)頻(FM)和調(diào)相(PM)等功能。

2 設(shè)備的硬件組成
2．1 頻率合成設(shè)備組成
單片機(jī)與CDCE949的簡(jiǎn)單連接圖如圖1所示。利用單片機(jī)TWI的SCL、SDA兩根雙向總線(xiàn)與CDCE949按照IIC總線(xiàn)協(xié)議進(jìn)行通信。單片機(jī)采用3．3 V供電，CDCE949用3．3 V和1．8 V供電，晶振源選用27 MHz，在制版布線(xiàn)過(guò)程中注意要盡量將晶振靠近芯片，這樣能夠保證芯片穩(wěn)定工作，輸出的頻率浮動(dòng)噪聲小。

2．2 Atmega128單片機(jī)簡(jiǎn)介
Atmega128單片機(jī)是一款基于AVR內(nèi)核的，采用RISC結(jié)構(gòu)的增強(qiáng)型低功耗CMOS 8位微控制器。它的大部分指令在一個(gè)時(shí)鐘周期內(nèi)完成，因此具有1 MIPS／MHz的數(shù)據(jù)吞吐率。其擁有優(yōu)化的功率消耗結(jié)構(gòu)，在功耗相對(duì)較少的情況下可以進(jìn)行復(fù)雜的處理。
2．3 頻率合成器CDCE949
CDCE949是基于PLL模式的頻率合成芯片，它具有價(jià)格低廉、性能高、可靠性好等優(yōu)點(diǎn)，還有4組可編程的乘法器和除法器，可以能夠僅憑一個(gè)信號(hào)源產(chǎn)生9路輸出，而且每路輸出可以通過(guò)設(shè)置4組PLL在線(xiàn)編程，頻率高達(dá)230 MHz。
輸入信號(hào)可以是晶體時(shí)鐘輸入，或是LVCMOS時(shí)鐘信號(hào)。如果外接晶體時(shí)鐘信號(hào)加一負(fù)載電容在大多數(shù)應(yīng)用上都是很適合的，負(fù)載電容可以選擇0～20 pF。外接壓控振蕩器輸入調(diào)制信號(hào)，也可以輸出外部控制信號(hào)也就是脈寬調(diào)制信號(hào)。