新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 數(shù)字電路設(shè)計(jì)中部分常見(jiàn)問(wèn)題解析

數(shù)字電路設(shè)計(jì)中部分常見(jiàn)問(wèn)題解析

作者: 時(shí)間:2012-08-22 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:借助一個(gè)雙向計(jì)時(shí)器的設(shè)計(jì)電路,以舉例的形式對(duì)中3個(gè)方面的進(jìn)行了較為詳盡地分析,并提出了一些見(jiàn)解,即針對(duì)控制設(shè)計(jì)方面在分析了其實(shí)質(zhì)要求的基礎(chǔ)上提出解決問(wèn)題的關(guān)鍵是選取合適的輸入控制信號(hào)和正確列出真值表或狀態(tài)表,針對(duì)時(shí)序方面通過(guò)比較同步和異步的特點(diǎn)并指出可采用同步的“分頻”和異步的“級(jí)聯(lián)”完成設(shè)計(jì),而針對(duì)引腳方面則了一般芯片中幾個(gè)特殊引腳并準(zhǔn)確闡述了其所蘊(yùn)含的不容易被理解的概念。
關(guān)鍵詞:?jiǎn)栴};;控制;時(shí)序;引腳

21世紀(jì)是信息化時(shí)代,信息化時(shí)代又被稱為時(shí)代,而其支撐基礎(chǔ)就是數(shù)字電路,因此當(dāng)前數(shù)字電路已被廣泛應(yīng)用于各個(gè)領(lǐng)域。數(shù)字電路是實(shí)現(xiàn)邏輯功能和進(jìn)行各種數(shù)字運(yùn)算的電路,數(shù)字主要包括:分析要求、確定方案、設(shè)計(jì)電路、組裝調(diào)試等步驟。在各個(gè)設(shè)計(jì)步驟中,必然會(huì)遇到各式各樣的問(wèn)題,下面擬對(duì)數(shù)字電路設(shè)計(jì)的一些進(jìn)行。

1 解析
文中借助學(xué)生設(shè)計(jì)的雙向(加減)計(jì)時(shí)器,如圖1所示,來(lái)探討電路設(shè)計(jì)中3個(gè)方面的常見(jiàn)問(wèn)題。

本文引用地址:http://m.butianyuan.cn/article/176410.htm

a.JPG


圖1所示的電路可實(shí)現(xiàn)0~30 s雙向(即加減)計(jì)時(shí),這是該電路的優(yōu)點(diǎn),因?yàn)槟壳俺R?jiàn)的多為單向計(jì)時(shí)電路,圖2所示為其仿真波形。該電路包括秒脈沖發(fā)生器、計(jì)數(shù)器、譯碼顯示電路、各種控制電路等幾個(gè)組成。具體為:由一個(gè)工作于多諧振蕩模式的NE555產(chǎn)生1 Hz的時(shí)鐘CP,經(jīng)過(guò)時(shí)鐘控制電路去激勵(lì)兩個(gè)異步時(shí)序的74LS192開(kāi)始計(jì)數(shù),計(jì)數(shù)輸出給兩個(gè)74LS48進(jìn)行譯碼,最后由2個(gè)七段數(shù)碼管完成計(jì)時(shí)顯示,而控制主要包括:開(kāi)關(guān)K1和RS鎖存器完成計(jì)時(shí)開(kāi)始和暫停、聯(lián)動(dòng)開(kāi)關(guān)K2~K5和單穩(wěn)態(tài)電路完成加減計(jì)數(shù)時(shí)鐘切換和相應(yīng)初值設(shè)定、LED和限值反饋控制電路完成告警、時(shí)鐘CP控制等。
1.1 控制方面
在設(shè)計(jì)中,先對(duì)電路性能指標(biāo)要求進(jìn)行分析,然后確立設(shè)計(jì)方案(或原理框圖),一般在此基礎(chǔ)上選擇合適的功能器件是很容易搭建出各主要功能模塊的。但是,如何將各功能模塊間正確的“聯(lián)系”起來(lái)最終實(shí)現(xiàn)所有的電路功能,在實(shí)際設(shè)計(jì)中這往往是一個(gè)令人頭痛的問(wèn)題,相信許多設(shè)計(jì)者對(duì)此都有同感。
這里將此稱為控制方面的設(shè)計(jì)問(wèn)題,實(shí)質(zhì)要求為:邏輯上需要用一些信號(hào)(稱為控制信號(hào))去決定某一個(gè)或一些信號(hào)(被控制信號(hào))。對(duì)此的解決辦法是:把此部分看作一個(gè)簡(jiǎn)單的邏輯電路(組合邏輯或時(shí)序邏輯)進(jìn)行設(shè)計(jì)。因此,關(guān)鍵步驟是:選取合適的輸入控制信號(hào)和正確列出真值表(對(duì)組合邏輯電路而言)或狀態(tài)表(對(duì)時(shí)序邏輯電路而言)。
實(shí)際中,一般多屬于組合邏輯情況,即此時(shí)刻輸出狀態(tài)由此時(shí)刻輸入狀態(tài)決定,體現(xiàn)“即時(shí)”控制的內(nèi)涵。文中就探討屬組合邏輯的控制,且以前述電路中的告警控制和時(shí)鐘控制為例。
1)告警控制
在圖1電路中當(dāng)正向加計(jì)時(shí)到30 s或者反向減計(jì)時(shí)到00 s時(shí)要求實(shí)現(xiàn)LED告警功能。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉