與萬(wàn)用表結(jié)合使用的FET VP、VOO檢驗(yàn)器電路

電路的功能

場(chǎng)效晶體管漏極飽和電流IDSS和夾斷電壓VP等有很大差別，所以確定置偏很麻煩。雖然在生產(chǎn)廠已分了幾種等級(jí)，但一個(gè)等級(jí)內(nèi)仍有差別，如果在組裝電路之前測(cè)量實(shí)際工作電流狀態(tài)下的VP和VOS則比較方便。測(cè)量時(shí)，用轉(zhuǎn)換開關(guān)選擇電阻R1~3，設(shè)定工作電流，R值可用R=15/ID計(jì)算。

電路工作原理

在OP放大器反相放大電路中，使流過(guò)反饋回路的電流與輸入電阻確定的電流相等，因此FET漏極電流EB由柵極電壓VGS確定。即OP放大器A1構(gòu)成伺服電路，用A1的輸出控制反相輸入端的電位，使基等于零。

齊納二極管D3和D4產(chǎn)生±9V的電壓對(duì)被測(cè)對(duì)象（DUT）的柵極電壓進(jìn)行拖箝位使電路不至加異常電壓。R5是限流電阻，用來(lái)控制柵極電流，使基不至過(guò)大（通常幾乎無(wú)電流流過(guò)）。

FET有N溝道和P溝道兩種型式，因此可用SW1切換輸入電壓的極性，滿足這兩種型號(hào)的需要。測(cè)試開關(guān)SW2在無(wú)DUT時(shí)，柵極端子電壓高于夾斷電壓，OP放大器的輸出對(duì)于NOA來(lái)說(shuō)為負(fù)，對(duì)于POH為正，在進(jìn)行正常測(cè)試時(shí)，OP放大器輸出為VGS。工作電流ID為1UA時(shí)，R1=15/10的-6次方=15M，IB=100UA時(shí)，R2=15/10的-4=150K，ID為1MA時(shí)，R3=15/10的3次方=15K，應(yīng)根據(jù)使用要求計(jì)算R1~R3。

注釋

FET的自編電路

圖中所示為普通N溝通J-FET自偏電路，由于夾斷電壓VP或漏極飽和電流IDSS的誤差，使置偏點(diǎn)Q發(fā)生變化。

若把源極電阻RS兩端產(chǎn)生的電壓作為柵極置偏，設(shè)定Q點(diǎn)，考慮VP和IDSS的影響后，可用下式大約計(jì)算出RS

RS越大，越能吸收誤差，但由于受工作電流IDQ的限制，須選用適當(dāng)?shù)淖柚祷蚋挠霉潭ㄖ闷娐贰?/font>