基于SOI高壓集成技術(shù)的電平位移電路設(shè)計

　　由于負(fù)電源供電的電平位移電路結(jié)構(gòu)的改變，應(yīng)用于正電源的常規(guī)nLDMOS和pLDMOS不能滿足該電路結(jié)構(gòu)要求。在正電源供電的電平位移電路中，由于pLDMOS的源端接高壓電源，其柵源需要承受高壓，所以pLDMOS采用了厚柵氧的結(jié)構(gòu)，如圖2(a)所示。在使用負(fù)電源的電平位移電路結(jié)構(gòu)中(圖1(b))，pLDMOS的源端為邏輯高壓8V，柵端由低壓邏輯0～8V電壓控制，因此柵源不再承受高壓。但是nLDMOS的源端為負(fù)電源的最低電位，其柵源需要承受高壓，因此高壓nLDMOS需要采用厚柵氧結(jié)構(gòu)，如圖2(b)所示。

　　電源的改變不僅僅改變了電路的結(jié)構(gòu)，nLDMOS的厚柵氧，同時器件的耐壓機理也發(fā)生了改變?？紤]到低壓管的背柵效應(yīng)，SOI材料的襯底只能接地，因此源漏電平的改變將引起nLDMOS和pLDMOS耐壓機理的改變。圖3是利用工藝(Tsuprem4)、器件(Medici)聯(lián)合仿真得到的正電源和負(fù)電源電平位移電路中高壓nLDMOS和pLDMOS關(guān)態(tài)擊穿時等勢線分布對比圖。對于nLDMOS，常規(guī)正電源應(yīng)用的襯底電位對于漂移區(qū)來說是輔助耗盡作用，這就是常規(guī)SOI中的RESURF原理。但是對于負(fù)電源的nLDMOS來說，襯底不再起輔助耗盡SOI層漂移區(qū)的作用(圖3(b))。對于pLDMOS來說，情況剛好相反。所以針對負(fù)電源應(yīng)用，兩種器件都要進行相應(yīng)的優(yōu)化處理。

　　利用工藝器件聯(lián)合仿真，在傳統(tǒng)的正電源應(yīng)用的LDMOS基礎(chǔ)上對器件的結(jié)構(gòu)參數(shù)進行優(yōu)化設(shè)計。圖4(a)為pLDMOS在漂移區(qū)注入劑量Nd=7 e12cm-2時關(guān)態(tài)耐壓、開態(tài)耐壓與漂移區(qū)長度Ld(μm)的關(guān)系，以及在漂移區(qū)長度Ld=9μm情況下關(guān)態(tài)耐壓、開態(tài)耐壓與漂移區(qū)注入劑量Nd(cm-2)的關(guān)系。其他參數(shù)為：n型體區(qū)注入劑量5e12 cm-2，Nsink注入劑量3e15 cm-2，P-buffer注入劑量1.5e13 cm-2，溝道長度3μm，柵極場板3μm。從仿真結(jié)果可以看出：pLDMOS的關(guān)態(tài)耐壓隨漂移區(qū)的增加而增大，隨漂移區(qū)的注入劑量的增大先增大后減小;開態(tài)耐壓隨著漂移區(qū)注入劑量的增大而降低，但是在一定范圍內(nèi)漂移區(qū)長度對其影響較小。總體上，pLDMOS的關(guān)態(tài)耐壓、開態(tài)耐壓都在160V以上，完全能夠滿足8～-100V工作電壓(108V耐壓)的要求。

　　圖4 (b)為nLDMOS在漂移區(qū)注入劑量Nd=4e11cm-2時關(guān)態(tài)耐壓、開態(tài)耐壓與漂移區(qū)長度Ld(μm)的關(guān)系，以及在漂移區(qū)長度Ld=15μm情況下關(guān)態(tài)耐壓、開態(tài)耐壓與漂移區(qū)注入劑量Nd(cm-2)的關(guān)系。其他參數(shù)為：p型體區(qū)注入劑量5e13 cm-2，Psink注入劑量3e15 cm-2，N-buffer注入劑量1e13cm-2，溝道長度3μm，柵極場板3.5μm。相對于pLDMOS，漂移區(qū)注入劑量和漂移區(qū)長度對于開態(tài)耐壓、關(guān)態(tài)耐壓的影響不大。同時關(guān)態(tài)耐壓都能維持在180V以上，但是開態(tài)耐壓卻只有90～120V，不能滿足8～100V工作電壓(108V耐壓)的要求。nLDMOS開態(tài)耐壓問題成為電路、器件設(shè)計的關(guān)鍵。