提高有功模式效率以滿足“能源之星”要求

電器設(shè)備在關(guān)斷或沒有運行主要功能時，其耗電量被稱為待機(jī)功耗。一個設(shè)備一整年下來的耗電量可達(dá)約8600Wh，若待機(jī)功耗能減小1W，就相當(dāng)于1美元/年的能源成本。盡管待機(jī)功耗看似微不足道，但如果考慮到家庭里所有電子設(shè)備的累積效應(yīng)，這個數(shù)目就很可觀了。美國家庭在這方面的能源成本每年就高達(dá)30億美元左右，占美國住宅總用電量的近7%。

例如，從圖1所示的典型機(jī)頂盒(STB)，我們可以看到整個系統(tǒng)里有許多子電路。其中，AC/DC適配器采用AC電力線輸入，然后輸出一個DC電壓，為紅色框里的STB供電。STB還包含了一個DC/DC 功率部件，可把AC/DC電源輸出的DC電壓轉(zhuǎn)換為眾多更低的電壓，供數(shù)字處理器和不同外設(shè)的連接所用。

圖1 機(jī)頂盒(STB)的典型模塊示意圖

機(jī)頂盒系統(tǒng)
機(jī)頂盒系統(tǒng)包含有大量不同的子電路，其中每一個都可在待機(jī)模式下被關(guān)斷，以降低總功耗。為了通過“能源之星”的認(rèn)證，AC/DC適配器必須滿足最低滿載效率要求，而且空載功耗小于500mW。

STB要通過“能源之星”認(rèn)證，必須確保睡眠模式下的功耗小于1W。

所有目標(biāo)就是通過以下措施提高有功模式下的效率，降低待機(jī)功耗的。

1 關(guān)注架構(gòu)級的改進(jìn)，判斷系統(tǒng)何時處于低功耗狀態(tài)，采取措施提高效率。

2 提高元器件性能以優(yōu)化最低功耗。
下面我們將從AC/DC部分開始分析，接下來是DC/DC和數(shù)字處理器部分。表1是一個采用普通輸入，輸出電壓為32V，總輸出功率為20W的典型反激式設(shè)計的損耗計算。該表表明，我們必須把關(guān)注焦點放在降低損耗上。

變壓器損耗
從表1可看出，人們很容易忽略掉變壓器損耗，而把注意力集中在緩沖電路、二極管以及MOSFET的損耗上。雖然所有這些損耗都非常重要，但緩沖電路損耗是由變壓器的初級和次級繞組之間的松耦合(loose coupling)引起的，要降低緩沖電路損耗，實際上應(yīng)該從變壓器設(shè)計著手。通過優(yōu)化繞組層的排列，可在初級和次級端之間形成更緊密的耦合，而且有效減少緩沖電路的能量泄漏，從而使互耦合 (mutual coupling)得以改進(jìn)。

磁性元件是總電源損耗的主要原因，對于頻率很低的滿負(fù)載模式和PFM模式，采用損耗較低的材料，加之正確的繞組排列，可以同時降低磁芯損耗和AC損耗，最終提高電源效率。

在任何AC/DC反激式適配器設(shè)計中，由于加載的VIN很大，為了降低開關(guān)損耗，設(shè)計人員不得不采用較低的工作頻率，這就給變壓器帶來了高壓使用的問題。因此初級線圈需要很大的匝數(shù)，以使磁通量密度保持在其飽和點以下的某個合理水平。在空載條件下，另一個造成大量功耗的額外損耗是變壓器的磁化電流。除了流入初級端的電流之外，不論連接負(fù)載與否，還有一個磁化電流或勵磁電流(Imag)流入初級端，造成輕載或空載條件下的銅損耗。

圖2 變壓器泄漏和繞組模式

MOSFET損耗及封裝
一般而言，性能更高的轉(zhuǎn)換器設(shè)計可以推動MOSFET硅芯片及封裝技術(shù)，實現(xiàn)尺寸更小、效率更高的產(chǎn)品。

圖3 Power 3356封裝

低導(dǎo)通阻抗Rds(on)是實現(xiàn)滿載條件下MOSFET傳導(dǎo)損耗最小化的一個關(guān)鍵因素。由于封裝鍵合引線與管腳的阻抗占據(jù)總阻抗的相當(dāng)大部分，尤其是在Power56與Power33這樣的新MOSFET設(shè)計中尤其明顯，故需要特別關(guān)注使封裝阻抗最小化。

相比其他類型的封裝，采用Power 56/33這樣帶裸露銅引線框架技術(shù)和鋁圓線互連的增強(qiáng)型封裝，可以在占位面積更小的封裝內(nèi)獲得出色的熱性能和最佳的電氣性能。比如，硅晶技術(shù)和封裝技術(shù)兩方面的進(jìn)步(如雙面冷卻Power33封裝)，催生了出色的熱性能，在電流高達(dá)20A的情況下，導(dǎo)通阻抗極低，僅僅為不到2mΩ，而尺寸僅3.3mm×3.3mm。