基于PCI總線的塔康視頻信號(hào)產(chǎn)生電路設(shè)計(jì)

PCI總線具有支持多種外圍設(shè)備、獨(dú)立于處理器、數(shù)據(jù)傳輸快等優(yōu)點(diǎn)，已經(jīng)應(yīng)用于PC機(jī)，工控機(jī)等多種場(chǎng)合，如數(shù)據(jù)采集卡，IO控制卡、總線卡等都采用了PCI總線結(jié)構(gòu)。在某綜合測(cè)試系統(tǒng)設(shè)計(jì)時(shí)，為提高系統(tǒng)集成化、模塊化的要求，設(shè)計(jì)研制了基于PCI9054的塔康(TACAN)視頻信號(hào)產(chǎn)生板卡。

1 系統(tǒng)組成及設(shè)計(jì)要求
該系統(tǒng)主要由電源、PCI接口、FPGA邏輯、DSP、D／A轉(zhuǎn)換等電路組成。其中，電源電路為整個(gè)電路板提供電源，PCI接口電路提供PC機(jī)和電路板進(jìn)行信息交互的通道，F(xiàn)PGA負(fù)責(zé)整個(gè)電路系統(tǒng)的邏輯，DSP電路負(fù)責(zé)整個(gè)電路系統(tǒng)的數(shù)據(jù)運(yùn)算，D／A轉(zhuǎn)換電路將DSP產(chǎn)生的包絡(luò)數(shù)據(jù)轉(zhuǎn)化為模擬信號(hào)。塔康視頻信號(hào)產(chǎn)生電路的系統(tǒng)結(jié)構(gòu)如圖1所示。

塔康視頻信號(hào)產(chǎn)生電路的工作流程為：PC通過(guò)PCI接口電路發(fā)送控制指令，F(xiàn)PGA通過(guò)PCI9054器件接收控制指令并把指令信息傳遞DSP，DSP接收到指令信息后，產(chǎn)生相應(yīng)操作，D／A轉(zhuǎn)換電路將DSP產(chǎn)生的包絡(luò)數(shù)據(jù)轉(zhuǎn)化為模擬信號(hào)傳遞出來(lái)。塔康視頻信號(hào)產(chǎn)生電路將產(chǎn)生符合要求的正弦包絡(luò)信號(hào)和基準(zhǔn)信號(hào)。其中，正弦包絡(luò)信號(hào)主要包含15 Hz正弦包絡(luò)信號(hào)和135 Hz正弦包絡(luò)信號(hào)，其函數(shù)式為：

式中，f=15 Hz，A0為直流成分，A1、A2分別為15 Hz正弦包絡(luò)和135 Hz正弦包絡(luò)的幅度。同時(shí)，系統(tǒng)在產(chǎn)生15 Hz正弦包絡(luò)時(shí)還可以產(chǎn)生主基準(zhǔn)脈沖群，在產(chǎn)生135 Hz正弦包絡(luò)時(shí)產(chǎn)生輔助基準(zhǔn)脈沖群。通過(guò)基準(zhǔn)脈沖群信號(hào)和正弦包絡(luò)的正斜率過(guò)零點(diǎn)之間的時(shí)間間隔在正弦包絡(luò)總時(shí)間中占有的比例關(guān)系，可確定方位信息。
結(jié)合某型塔康的測(cè)試需求，該系統(tǒng)的具體設(shè)計(jì)要求是：15 Hz和135 Hz正弦包絡(luò)的信號(hào)深度均可調(diào)，幅度調(diào)整的范圍都是O～40％，最小調(diào)整間隔為1％：15 Hz正弦包絡(luò)和135Hz正弦包絡(luò)的幅度之和在總包絡(luò)的幅度所占大小不超過(guò)40％；15 Hz正弦包絡(luò)的相位在0°～359．9°內(nèi)可調(diào)整，最小調(diào)整間隔是0．1°，135 Hz正弦包絡(luò)的相位在0°～39．9°內(nèi)可調(diào)整，最小調(diào)整間隔也是0．1°。

2 系統(tǒng)硬件電路設(shè)計(jì)
2．1 電源電路
電源電路的主要功能是為整個(gè)電路板系統(tǒng)提供電源。電源電路從PCI插槽中取用3．3 V和5 V電源，通過(guò)電壓轉(zhuǎn)換器LDlll7S18和LDlll7 S12可分別得到1．8 V和1．2 V電壓，供不同的器件使用。
2．2 PCI接口電路
PCI接口電路的主要功能是提供PC和塔康視頻信號(hào)產(chǎn)生電路進(jìn)行信息交互的通道。選用PLX公司的PCI9054器件，該器件符合PCI本地總線規(guī)范2．2版，突發(fā)傳輸速率可達(dá)到132 MB／s，本地總線支持復(fù)用／非復(fù)用的32位地址／數(shù)據(jù)，支持主模式、從模式以及DMA傳輸方式。該器件可靠性高，易于開(kāi)發(fā)，滿足系統(tǒng)的要求。
PCI9054通過(guò)引導(dǎo)EEPROM進(jìn)行配置，其與串行EEPROM(IDT70261)的接口電路如圖2所示。PCI9054提供4個(gè)引腳與串行IDT70261相連接，它們分別是EEDI，EEDO，EESK，EECS，對(duì)應(yīng)于IDT70261的DI，D0，SK，CS等4個(gè)引腳。在上電復(fù)位時(shí)，PCI9054會(huì)通過(guò)EEPROM中引導(dǎo)并對(duì)寄存器進(jìn)行配置，完成命令控制和地址映射。
PCI9054局部總線的接口與DSP不完全兼容，需要通過(guò)FPGA實(shí)現(xiàn)數(shù)據(jù)的傳輸。因此在FPGA內(nèi)部構(gòu)建一個(gè)雙口RAM，PCI9054的局部數(shù)據(jù)線LD[15．．0]、局部地址線LA[14..0]與FPGA直接相連，同時(shí)PCI9054的局部控制線也與FPGA直接相連，如圖2所示。