用電容實(shí)現(xiàn)LVDS連接交流耦合的設(shè)計(jì)分析

LVDS(低壓差分信號(hào))是物理層數(shù)據(jù)接口標(biāo)準(zhǔn)，由TIA/EIA-64和IEEE 1596.3標(biāo)準(zhǔn)定義，主要為在平衡阻抗可控的100Ω介質(zhì)上實(shí)現(xiàn)高速、低功耗和低噪聲點(diǎn)對(duì)點(diǎn)通信而設(shè)計(jì)。與其它差分信號(hào)標(biāo)準(zhǔn)一樣，LVDS由于消除了電磁輻射，它比單端信號(hào)輻射的噪聲要低得多。同時(shí)外部噪聲作為共模信號(hào)耦合到兩條線上，被作為共模信號(hào)抑制掉，因此它的抗噪聲能力比單端信號(hào)要強(qiáng)得多。另外，LVDS驅(qū)動(dòng)器的輸出采用電流驅(qū)動(dòng)方式，與其它差分信號(hào)標(biāo)準(zhǔn)中電壓驅(qū)動(dòng)相比較，它減少了地線回流，消除了浪涌電流。降低電壓擺幅(只有±350mV， PECL是±800mV，RS-422是2V)使LVDS能達(dá)到與PECL(>800Mbps)等同的數(shù)據(jù)速率，而功耗只有PECL的十分之一。

LVDS的高速、低功耗和低噪聲特性使其成為電信和網(wǎng)絡(luò)設(shè)備的背板互連、3G蜂窩電話基站中機(jī)架內(nèi)部的互連、數(shù)字視頻接口等應(yīng)用的理想選擇。除上述優(yōu)點(diǎn)外，LVDS串行器和解串器(圖1)還為系統(tǒng)設(shè)計(jì)節(jié)省了大量的空間和金錢(qián)。采用這種方案可以把互連密度降低5倍，在3G及其它具有大量板卡的通信應(yīng)用中，節(jié)省大量的空間和費(fèi)用。

使用電容實(shí)現(xiàn)LVDS數(shù)據(jù)連接的交流耦合有很多益處，比如電平轉(zhuǎn)換、去除共模誤差以及避免輸入電壓故障的發(fā)生。本文不僅介紹了電容的適當(dāng)選型，也為和終端拓?fù)涮峁┲笇?dǎo)，同時(shí)也討論了共模故障分析的問(wèn)題。

LVDS邏輯輸入是眾多現(xiàn)有邏輯標(biāo)準(zhǔn)的一種。只要信號(hào)源可以為L(zhǎng)VDS輸入提供足夠的幅度，典型值為差分100mV Vp-p，采用交流耦合就可以提供所需的電平轉(zhuǎn)換。圖2描述了一個(gè)負(fù)壓ECL邏輯經(jīng)交流耦合后將信號(hào)轉(zhuǎn)換到LVDS邏輯的電路圖。

優(yōu)化共模電壓

交流耦合LVDS的另外一個(gè)優(yōu)點(diǎn)是允許接收IC設(shè)置其最優(yōu)的共模電壓。圖3展示了一個(gè)典型的LVDS輸入電路。一個(gè)通常為1.2V的內(nèi)部參考電壓為兩個(gè)高阻端接電阻提供偏置。如果輸入是交流耦合，接收IC可以將允許共模電壓設(shè)置為內(nèi)部的偏置電平。

過(guò)壓保護(hù)

LVDS信號(hào)在汽車(chē)電子的串行解串器(SerDes)鏈路中總是采用交流耦合，因?yàn)檫@種配置可以防止汽車(chē)電池短路。對(duì)于任何通過(guò)電源配線槽的信號(hào)線，一個(gè)基本要求是必須能夠忍受與電池電壓短路而不損壞。采用交流耦合的LVDS鏈路，當(dāng)耦合電容充電到電池電壓時(shí)，僅僅會(huì)有一個(gè)短暫的大電流脈沖。電流的幅度峰值是短路時(shí)實(shí)際阻抗的函數(shù)。電流毛刺的持續(xù)時(shí)間是耦合電容以及LVDS輸入輸出保護(hù)結(jié)構(gòu)的函數(shù)。雖然 SerDes鏈路在短路時(shí)并不工作，但當(dāng)短路故障解除后可恢復(fù)工作。

圖1：串行器-解串器典型應(yīng)用電路。