一種新穎不帶電阻的基準(zhǔn)電壓源電路設(shè)計(jì)

0 引 言
隨著集成電路的發(fā)展，一個(gè)高穩(wěn)定、高精度的基準(zhǔn)電壓源變得越來越重要。特別是在D／A，A／D轉(zhuǎn)換以及PLL電路中，溫度穩(wěn)定性和精度之間關(guān)系到整個(gè)電路的精確度和性能。
當(dāng)今設(shè)計(jì)的基準(zhǔn)電壓源大多數(shù)采用BJT帶隙基準(zhǔn)電壓源結(jié)構(gòu)，以及利用MOS晶體管的亞閾特性產(chǎn)生基準(zhǔn)電壓源；然而，隨著深亞微米CMOS工藝的發(fā)展，尺寸按比例不斷縮小，對(duì)芯片面積的挑戰(zhàn)越來越嚴(yán)重，雙極型晶體管以及高精度電阻所占用的面積則成為一個(gè)非常嚴(yán)重的問題。
在此，提出一種通過兩個(gè)工作在飽和區(qū)的MOS管的柵源電壓差原理，產(chǎn)生一個(gè)與絕對(duì)溫度成正比(PTAT)的電流，利用這個(gè)電流與一個(gè)工作在飽和區(qū)的二極管連接的NMOS晶體管的閾值電壓進(jìn)行補(bǔ)償，得到了一個(gè)低溫漂、高精度的基準(zhǔn)電壓源。

1 PTAT電流的產(chǎn)生
兩個(gè)工作在弱反型區(qū)的NMOS晶體管M1和M2的結(jié)構(gòu)如圖1所示。
其輸出電壓V0可以表示為：

式中：UT=kT/q;k為波爾茲曼常數(shù)；△V表示實(shí)際中晶體管失配引入的誤差，是個(gè)常數(shù)，這里忽略它的影響。由此得到：

式中：是由溫度決定的倍增因子，后面將對(duì)其溫度特性進(jìn)行討論。