一種12位25MS /s采樣保持電路設計

隨著數(shù)字技術的不斷突飛猛進，越來越多的電路系統(tǒng)將A／D轉換器作為一個子模塊集成到系統(tǒng)內(nèi)部。例如在便攜式數(shù)據(jù)傳輸、數(shù)字視頻和圖像處理等應用系統(tǒng)中，8～12位分辨率的嵌入式A／D轉換器就是這些系統(tǒng)的一個非常重要的組成部分。在這些應用中，如何在保持高采樣頻率下降低功耗是一個很重要的設計要點。整體而言，流水線型結構A／D轉換器是同時實現(xiàn)低功耗、高采樣率和高分辨率的合理選擇。

在流水線結構的A／D轉換電路中，采樣保持電路是整個電路的核心模塊。同時采樣保持電路通常是整個電路中功耗最大的模塊，其性能直接決定了整個A／D轉換器的性能。本文介紹了運用于視頻處理系統(tǒng)的一種12位25MS／s低功耗采樣保持電路。

2 電路結構分析

本文所采用的采樣保持電路結構如圖1所示。電路使用全差分結構，可以很好地消除直流偏置和偶次諧波失真，抑制來自襯底的共模噪聲；采用底板采樣技術，可以完全抑制采樣時刻由開關的電荷注入和時鐘饋通引入的非線性誤差；使用柵壓自舉開關，使采樣開關柵壓隨輸入信號變化而等量變化，增加開關的線性度，減小諧波失真。電路功能的實現(xiàn)基于一個受兩相不交疊時鐘控制的單位增益開關電容電路。

根據(jù)時鐘可以將該電路工作分為采樣和保持兩個階段。在采樣階段，時鐘Ck1為高電平有效，運放的兩個輸入端被短接到Vcm，采樣得到的電壓以電荷的形式存儲在采樣Cs上，由于在采樣的時候處于開環(huán)狀態(tài)，所以運放的兩個輸出端也被直接短路，在采樣階段即將結束的時候，時鐘Ck1p和Ck1控制的開關依次斷開，運放的正負兩個輸入端的結點完全處于開路的狀態(tài)，所以這兩個結點上存儲的電荷差值就不會再改變了；在保持階段，Ck2為高電平有效，通過電荷的重新分配，輸入采樣信號通過保持電容Cr轉移到輸出端，在差分電壓輸出達到穩(wěn)定值以后，保持過程結束。選擇Cs=Cr，采樣保持電路的增益為1。

3 電路實現(xiàn)

3.1 柵壓自舉開關設計

在A／D轉換器的設計和應用中，諧波失真是極為關鍵的，它主要來自于開關的導通電阻、電荷注入和寄生電容隨源漏電壓的變化。為了保證電路的精度和輸入信號的帶寬，本文中采樣開關(BSW)采用柵壓自舉開關。如圖2所示，采樣開關M11在單個時鐘Ck的控制下實現(xiàn)開關的功能。

3.2運算放大器設計

為了達到12位以上的線性度，運算放大器的開環(huán)放大倍數(shù)至少大于8 000，因而選擇運算放大器的開環(huán)增益為80dB；為了滿足25 MHz的采樣頻率，運算放大器的建立時間需小于20ns，對應單位增益帶寬應大于125MHz?；谏鲜鲆?，同時為了達到最大的輸出擺幅和最小的靜態(tài)功耗，本文采用全差分套筒式共源共柵兩級結構，如圖3所示。雖然與增益自舉結構相比，兩級結構速度不占優(yōu)勢，但是兩級結構具有大得多的輸出電壓擺幅，更大的電壓擺幅意味著可以使用較小的采樣電容，而整個電路的功耗和面積與采樣電容成正比，使用較小的電容使得整個電路的功耗和面積大為縮小。