新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 新開(kāi)發(fā)FinFET整合III-V族與矽材料

新開(kāi)發(fā)FinFET整合III-V族與矽材料

作者: 時(shí)間:2013-11-13 來(lái)源:hc360 收藏

  比利時(shí)微電子研究中心(IMEC)宣稱(chēng)開(kāi)發(fā)出全球首款在300mm晶圓上整合III-V族與矽晶材料的3D化合物半導(dǎo)體。IMEC的新制程目標(biāo)是希望能持續(xù)微縮CMOS至7nm及其以下,以及實(shí)現(xiàn)混合CMOS-RF與CMOS光電元件的化合物。

本文引用地址:http://m.butianyuan.cn/article/185399.htm

  隨著晶片微縮即將接近原子級(jí)的限制,業(yè)界致力于提高晶片性能與降低功耗的各種方法逐漸面臨瓶頸。透過(guò)為矽晶整合更高性能的材料,例如可提供更高載子速度與更高驅(qū)動(dòng)電流的III-V族電晶體通道,這種新的化合物半導(dǎo)體可望超越矽晶本身性能,持續(xù)微縮至更制程。

  首款在300mm晶圓制造的III-V電晶體,采用磷化銦(InP))與砷化銦鎵(InGaAs)化合物。

  英特爾(Intel)與其他公司已在嘗試結(jié)合III-V族材料(如砷化銦鎵與磷化銦)與傳統(tǒng)矽晶基板的化合物半導(dǎo)體了,但一直無(wú)法克服材料之間原子晶格難以匹配的挑戰(zhàn)。而今,IMEC聲稱(chēng)已經(jīng)成功實(shí)現(xiàn)一種晶圓級(jí)制程,透過(guò)擷取晶體缺陷的長(zhǎng)寬比、溝槽結(jié)構(gòu)與外延制程等創(chuàng)新,能夠以砷化銦鎵與磷化銦等材料在3D上取代矽鰭,同時(shí)還能適應(yīng)8%的晶格不匹配。

  「基本上,我們經(jīng)由FinFET制程至鰭片形成階段,以特定的蝕刻制程從選定的鰭片移除矽晶,蝕刻的圖案能讓III-V族生長(zhǎng)以及吸收缺陷,」IMEC邏輯研發(fā)總監(jiān)AaronThean解釋?zhuān)肝覀冮_(kāi)始加進(jìn)III-V族材料,先從磷化銦開(kāi)始,使其吸收約8%的晶格不匹配,使其最終生長(zhǎng)至頂部,然后在凹處再次加進(jìn)磷化銦,并以砷化銦重新生長(zhǎng)至頂部?!?/p>

  據(jù)Thean表示,IMEC的合作夥伴希望這項(xiàng)技術(shù)能進(jìn)一步開(kāi)發(fā),以期能在2016年到2018間實(shí)現(xiàn)7奈米節(jié)點(diǎn)的部署。IMEC的CMOS開(kāi)發(fā)合作夥伴將有機(jī)會(huì)取得該制程,包括英特爾、三星、臺(tái)積電、Globalfoundries、美光、海力士、東芝、松下、Sony、高通(Qualcomm)、Altera、富士通、nVidia與Xilinx。



關(guān)鍵詞: FinFET 矽材料

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉