成功進(jìn)行模數(shù)信號轉(zhuǎn)換的七個步驟
第5步:找到最佳放大器并設(shè)計(jì)增益模塊
知道了輸入信號帶寬后,運(yùn)算放大器選型的第一步是選擇一個具有合理的增益帶寬積(GBWP)的運(yùn)算放大器(GBWP),并且該放大器可以最小的直流和交流誤差處理該信號。為得到最佳的增益帶寬積,需要知道信號帶寬、噪聲增益以及增益誤差。下文給出這些術(shù)語的定義。一般而言,若想保持增益誤差小于0.1%,推薦選用增益帶寬比輸入信號帶寬大100倍的放大器。另外,我們需要一個可快速建立且驅(qū)動能力良好的放大器。注意,我們的噪聲預(yù)算要求運(yùn)算放大器輸入端的總噪聲低于40.8 nV/rt-Hz,而ADC規(guī)定的指標(biāo)為7.9-nV/rt-Hz??偨Y(jié)運(yùn)算放大器的查找條件如下:UGBW>1MHz、5-V單電源、良好的電壓噪聲、電流噪聲、THD特性、低直流誤差(不降低ADC性能)。
搜索ADC時(shí)采用相似的查找方法,本例我們選出AD8641。AD8641為低功耗、精密JFET輸入放大器,具有極低的輸入偏置電流和軌到軌輸出特性,可在5 V至26 V電源下工作。相關(guān)數(shù)據(jù)在下表中列出。我們可采用表中的元件值對運(yùn)算放大器進(jìn)行同相配置。
所有有源和無源元件都各自產(chǎn)生噪聲,因此選擇不降低性能的元件尤其重要。例如,購買一個低噪聲運(yùn)算放大器并在其周圍放置大電阻就是一種浪費(fèi)。牢記一個1 kohm的電阻器可產(chǎn)生4 nV的噪聲。
圖3 完整的解決方案
表1 圖3所示的完整解決方案的元件值
圖5 圖3所示電路的帶寬模擬
如前所述,可考慮在ADC和該增益模塊之間使用一個RC濾波器,這樣應(yīng)該有助于縮小帶寬并優(yōu)化SNR。
第6步:根據(jù)設(shè)計(jì)目標(biāo)檢查解決方案總噪聲
充分了解所設(shè)計(jì)電路中的各種誤差源是極其重要的。為了獲得最佳SNR,我們需要寫出前述方案的總噪聲方程。方程如公式1:
我們可算出運(yùn)算放大器輸入端的總噪聲,并確保其低于41.6 nV/rtHz,一如我們所預(yù)期的那樣。方程如公式2:
為了在整個帶寬上對總噪聲進(jìn)行積分,我們可看到在濾波器帶寬上的ADC輸入端的總噪聲是3.05μV,低于設(shè)計(jì)所需的4.16μV。由于AD8641的轉(zhuǎn)折頻率低于100 Hz,故此例中的低頻噪聲(1/f)可忽略不計(jì)。程如公式3:
保持良好的信噪比需要關(guān)注信號路徑中每一處細(xì)節(jié)的噪聲,并有良好的PCB布局。避免在任何ADC下方布設(shè)數(shù)字線路,否則會將噪聲耦合至芯片管芯,除非在ADC下方鋪一個接地層用作屏蔽。諸如CNV或時(shí)鐘之類的快速開關(guān)信號不應(yīng)靠近模擬信號路徑。應(yīng)避免數(shù)字信號與模擬信號交疊。
公式1
公式2
公式3
第7步:運(yùn)行模擬并驗(yàn)證
剛開始驗(yàn)證電路設(shè)計(jì)時(shí),使用Pspice宏模型(可從ADI網(wǎng)站下載)比較合適??焖倌M顯示出我們?yōu)榻鉀Q方案所設(shè)計(jì)的信號帶寬。圖5顯示了位于AD7685輸入端可選RC濾波器之前和之后的響應(yīng)。
如圖6所示,10-kHz帶寬上的總輸出噪聲接近31μV rms,略低于41μV rms的設(shè)計(jì)目標(biāo)。在量產(chǎn)之前需要制作原型并驗(yàn)證整套解決方案。
圖6 圖3所示電路的噪聲響應(yīng)模擬
總結(jié)
如今許多設(shè)計(jì)要求低功耗、低成本,而許多系統(tǒng)既負(fù)擔(dān)不起最昂貴的器件,也無法承受低噪聲器件的更高功耗。為了從信號調(diào)理電路得到最低的本底噪聲和最佳性能,設(shè)計(jì)者必須了解元件級別的噪聲源。保持良好的信噪比需要關(guān)注信號路徑每一處細(xì)節(jié)的噪聲。通過遵循以上步驟,便可成功調(diào)理小型模擬信號,并使用超高分辨率ADC將其轉(zhuǎn)換。本文引用地址:http://m.butianyuan.cn/article/186243.htm
評論