VGA視頻分配器系統(tǒng)的信號完整性改善方法

　　抑制接地反彈

　　要抑制接地反彈的影響，首先是減少IC封裝的分布電感。其次，是采用分布電感較小的IC封裝技術(shù)，表面貼片式封裝通常比DIP封裝的接地反彈低30%。然后是降低印刷電路板端的分布電感量。由于電感與導(dǎo)體的長度成正比，與寬度成反比，所以在高速數(shù)字系統(tǒng)中容易出現(xiàn)反彈?？梢栽诶飳訑[放一個或一個以上的接地層，且接地層面積寬廣，可以減少其地端回路的電感量。另外，電路設(shè)計時應(yīng)盡可能避免讓某個邏輯門驅(qū)動太多的負(fù)載。因為在數(shù)字電路中，若有多個并聯(lián)的邏輯裝置，總輸入電容是每個邏輯裝置的輸入電容之和。

　　視頻分配器信號完整性分析

　　當(dāng)把一路輸出視頻信號提供給多臺視頻設(shè)備使用時，就要考慮使用VGA視頻分配器。其實現(xiàn)方式主要有：晶體管放大驅(qū)動多路輸出和集成芯片視頻分配器兩種。由于前者電源電壓低，電路的動態(tài)范圍小，且高頻衰減較大，只能用在對這兩方面要求不高的場合。因此，為使所設(shè)計的分配器能夠?qū)崿F(xiàn)高保真?zhèn)鬏敚疚牟捎眉尚酒鳛橐曨l驅(qū)動。

　　采用15針VGA母插頭作為視頻信號輸入輸出接口，信號經(jīng)過VGA插頭后，分為行、場及R、G、B信號分別輸出。行、場信號經(jīng)過晶體管放大至輸出端，R、G、B信號經(jīng)集成芯片MAX4020視頻放大器驅(qū)動和終端濾波網(wǎng)絡(luò)濾波后送至輸出端，如圖2所示。

　　MAX4020是單位增益放大器，+5V電源驅(qū)動，輸出電流可達(dá)120mA。在VGA 分配器的設(shè)計中，信號完整性最突出的問題就是阻抗匹配。理想傳輸線L被內(nèi)阻為R0的數(shù)字信號驅(qū)動源Vs驅(qū)動，傳輸線的特性阻抗為Z0，負(fù)載阻抗為RL，如圖3所示。如果終端阻抗(B點)跟傳輸線阻抗(A點)不匹配，就會形成反射，反射回來的電壓幅值由負(fù)載反射系數(shù)ρL決定。ρL可由下式得出：

　　ρL=(RL-Z0)/(RL+Z0)

　　從終端反射回的電壓到達(dá)源端時，可再次反射回負(fù)載端，形成二次反射，此時反射電壓的幅值由源反射系數(shù)ρs決定，ρs可由下式得出：

　　ρs=(R0-Z0)/(R0+Z0)

　　由上式可知，只要匹配電路的設(shè)計滿足源端阻抗R0等于傳輸線的特性阻抗Z0，或者負(fù)載阻抗RL等于傳輸線的特性阻抗Z0即可。

　　在實際的電路設(shè)計中一般都采用源端阻抗等于負(fù)載端阻抗的端接匹配方式 ，在負(fù)載端加入一下拉到地的電阻來實現(xiàn)匹配。由于系統(tǒng)負(fù)載阻抗為75Ω, 芯片輸出電阻為8Ω，因此，只要在源端串連一個67Ω的匹配電阻RTO即可。所插入的串行電阻阻值加上驅(qū)動源的輸出阻抗應(yīng)大于等于傳輸線阻抗(輕微過阻尼)。這種匹配方式使源端反射系數(shù)為零，從而抑制了從負(fù)載反射回來的信號。其優(yōu)點在于：每條線只需要一個端接電阻，無需與電源相連接，消耗功率小。實際調(diào)試中得到的圖像無重影、雪花，但稍有偏暗。原因是采用此端接方式，源端匹配電阻在輸出電路中分壓，從而導(dǎo)致圖像顯示偏暗。

　　對電路做如圖4所示的配置：在反饋端加一個接地電阻RG，從而放大電路的驅(qū)動電壓。設(shè)計當(dāng)中要注意反饋電阻RF和輸入電阻RG的阻值選擇要符合系統(tǒng)配置。阻值過大會增加電壓噪聲，影響放大器的輸入容量，從而產(chǎn)生不必要的零極點，降低帶寬甚至產(chǎn)生振蕩。調(diào)試結(jié)果：圖像顯示與輸入相同。

　　仿真分析

　　在現(xiàn)代高速電路設(shè)計中，仿真分析工具能夠給設(shè)計者反饋準(zhǔn)確、直觀的設(shè)計結(jié)果，便于提早發(fā)現(xiàn)隱患，及時修改，縮短設(shè)計時間，降低設(shè)計成本。

　　圖4 MAX4020配置原理圖

　　圖5 Hyperlynx仿真結(jié)果

　　BoardSim是HyperLynx公司開發(fā)的仿真工具。BoardSim用于布線以后快速地分析設(shè)計中的信號完整性、電磁兼容性和串?dāng)_問題，生成串?dāng)_強(qiáng)度報告，區(qū)分并解決串?dāng)_問題。電路在沒有進(jìn)行阻抗匹配以及進(jìn)行阻抗匹配后的仿真結(jié)果如圖5所示?？梢钥吹剑瑳]有進(jìn)行阻抗匹配的電路示波器中接收端的電壓波形有很大的過沖和下沖，這樣在接收端IC 每個周期將會收到一個非常陡的時鐘信號，而且這樣的波形將會引起很強(qiáng)的電磁輻射。而進(jìn)行匹配的電路經(jīng)仿真發(fā)現(xiàn)信號完整性問題得到了很好的解決。

　　結(jié)語

　　本文分析了高速電路設(shè)計中的信號完整性問題，提出了改善信號完整性的一些措施，并結(jié)合一個VGA視頻分配器系統(tǒng)的設(shè)計過程，具體分析了改善信號完整性的方法。實踐證明，正確的電路設(shè)計結(jié)合合理的建模仿真是解決高速系統(tǒng)設(shè)計中信號完整性問題的有效措施。