VGA視頻分配器系統(tǒng)的信號(hào)完整性改善方法

　　處理高速電子系統(tǒng)的信號(hào)完整性問(wèn)題一直是比較難于處理的,特別是越來(lái)越多的芯片的工作頻率超過(guò)了100 MHz,信號(hào)的邊沿越來(lái)越陡(已達(dá)到ps級(jí)) ,這些高速器件性能的提高更增加了系統(tǒng)設(shè)計(jì)的難度。同時(shí),高速系統(tǒng)的體積不斷減小使得PCB板的密度迅速提高。信號(hào)完整性問(wèn)題已經(jīng)成為新一代高速產(chǎn)品設(shè)計(jì)中越來(lái)越值得注意的問(wèn)題。

　　信號(hào)完整性問(wèn)題的產(chǎn)生

　　信號(hào)完整性(SI)是指信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。從廣義上講，信號(hào)完整性問(wèn)題表現(xiàn)為反射、串?dāng)_、地彈和延遲等。

　　反射

　　反射現(xiàn)象的原因是信號(hào)傳輸線的兩端沒有適當(dāng)?shù)淖杩蛊ヅ?。信?hào)功率的一部分經(jīng)傳輸線傳給了負(fù)載，另一部分則向源端反射。布線的幾何形狀、不適當(dāng)?shù)亩私?、?jīng)過(guò)連接器的傳輸及電源平面不連續(xù)等因素均會(huì)導(dǎo)致信號(hào)反射。

　　串?dāng)_

　　信號(hào)串?dāng)_是沒有電氣連接的信號(hào)線之間的感應(yīng)電壓和感應(yīng)電流產(chǎn)生的電磁耦合現(xiàn)象。這種耦合會(huì)使信號(hào)線起到天線的作用，其電容性耦合引發(fā)耦合電流，感性耦合引發(fā)耦合電壓，并且隨著時(shí)鐘速度的升高和設(shè)計(jì)尺寸的減小而加大。由于信號(hào)線上的交變信號(hào)電流通過(guò)時(shí)，會(huì)產(chǎn)生交變磁場(chǎng)，處于磁場(chǎng)中的其它信號(hào)線會(huì)感應(yīng)出信號(hào)電壓。在低頻段，導(dǎo)線間的耦合可以建立為耦合電容模型;在高頻段，可以建立為L(zhǎng)C集中參數(shù)導(dǎo)線或傳輸線模型。另外，PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性以及信號(hào)線端接方式對(duì)串?dāng)_都有一定的影響。

　　地彈

　　主要是源于電源路徑以及IC封裝所造成的分布電感的存在。當(dāng)系統(tǒng)的速度愈快，同時(shí)轉(zhuǎn)換邏輯狀態(tài)的I/O引腳個(gè)數(shù)愈多時(shí)，會(huì)產(chǎn)生較大的瞬態(tài)電流，導(dǎo)致電源線上和地線上電壓波動(dòng)和變化，這就是平時(shí)所說(shuō)的接地反彈。接地反彈噪聲會(huì)造成系統(tǒng)的邏輯運(yùn)作產(chǎn)生誤動(dòng)作。

　　延遲

　　延遲是指信號(hào)在PCB板的導(dǎo)線上以有限的速度傳輸，信號(hào)從發(fā)送端到達(dá)接收端的傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。

　　確保信號(hào)完整性的方法

　　改善反射

　　反射是產(chǎn)生干擾的幾個(gè)重要來(lái)源之一。為改善因線路的阻抗不匹配而造成反射的現(xiàn)象，可以選擇采用布線拓?fù)浜徒K端匹配的辦法。

　　利用適當(dāng)?shù)牟季€拓?fù)浞▉?lái)改善反射現(xiàn)象，通常不需要增添額外的電子組件。常見的布線拓?fù)浞ㄓ?樹狀法、菊鏈法、星狀法和回路法，如圖1所示。其中樹狀法是最差的布線法，它所造成的反射量最大，易產(chǎn)生額外的負(fù)載效應(yīng)和振鈴現(xiàn)象;菊鏈法是比較好的布線法，適合于地址或數(shù)據(jù)總線以及并聯(lián)終端的布線;星狀法適合串聯(lián)終端的布線，但條件是輸出緩沖器(驅(qū)動(dòng)器)必須是低輸出阻抗以及具有較高的驅(qū)動(dòng)能量;回路法基本上與菊鏈法類似，但是回路法會(huì)耗費(fèi)較多的回路面積，對(duì)于共模噪聲的免疫能力較差。

　　圖 1布線的拓?fù)浞绞?/p>

　　除了布線拓?fù)浞?，為克服反射現(xiàn)象的干擾，終端匹配是最有效的方法。傳輸線的特性阻抗一般是定值。對(duì)于CMOS電路而言，信號(hào)的驅(qū)動(dòng)端的輸出阻抗比較小，而接收端的輸入阻抗比較大。可以在信號(hào)最后的接收端匹配一個(gè)電阻，這樣匹配和接收端并聯(lián)的結(jié)果就可以和傳輸線的特性阻抗相匹配了，信號(hào)的性能得到了比較好的改善。

　　解決串?dāng)_

　　電路設(shè)計(jì)中,通常感性串?dāng)_要比容性串?dāng)_大，所以可以重點(diǎn)考慮導(dǎo)體間的互感問(wèn)題。兩導(dǎo)體間的感性串?dāng)_系數(shù)C可以通過(guò)下式得出:

　　其中, 常數(shù)K 取決于信號(hào)的建立時(shí)間和信號(hào)線的干擾長(zhǎng)度(平行長(zhǎng)度)，H 為信號(hào)線到平板地層的距離， D 為兩干擾線的中心的距離。K 值的計(jì)算十分復(fù)雜,但由于它總是小于1 ,所以串?dāng)_系數(shù)的最壞情況為：

　　由上面兩式可知,減小串?dāng)_的主要途徑有:盡可能得增大線間距離(增大D ) ,盡可能得將信號(hào)線靠近地層(減小H ) ,減小兩線的平行長(zhǎng)度(減小K值) 。從實(shí)際的角度出發(fā),最可行的方法是增大線間距離。

　　圖2 視頻分配器結(jié)構(gòu)圖

　　圖3 理想傳輸線模型