3．7 GHz寬帶CMOS LC VCO的設計
加入技術交流群
用于射頻系統(tǒng)(如無線接收機)的本振電路需要有足夠大的調節(jié)范圍以及良的性能。CMOS VCO由于可用于實現(xiàn)全集成的無線接收機，一直備受關注。然而由于受到MOS管和電感寄生電容的影響，CMOS LCVCO的調節(jié)范圍相對于采用HBT、SiGe和MESFET等工藝的振蕩器來說要小得多。同時VCO的振蕩頻率受工藝、電源電壓以及溫度(PVT)的影響很大，這需要VCO有足夠的調節(jié)范圍以補償PVT變化所帶來的影響。
A．Kral等人第一次提出了采用開關電容來增加調節(jié)范圍，本文采用類似的方法設計了一款工作在3．7 GHz的VCO，使其工作頻率范圍達到了600 MHz。片上電感的性能對VCO的性能有著至關重要的影響，針對使用的工藝中電感存在的問題進行了優(yōu)化設計，提高了電感的Q值。同時也對射頻開關進行了分析和優(yōu)化，使其對VCO性能的影響減少到最小。
1 LC VCO的電路設計
1．1 VC0結構的選擇
常用的VCO結構主要有三種：單nMOS結構、單pMOS結構、nMOS和pMOS電流復用結構。在0．18μm的工藝條件下受到閾值和輸出幅度的限制，電流復用結構已很少被采用。在相同功耗的情況下，單pMOS結構的VCO相噪性能要比單nMOS的VCO好，由于pMOS管具有限壓作用，按照對大的輸出幅度的要求，采用了單nMOS結構的VCO，具體電路如圖l所示。
為了滿足工作頻帶的帶寬需求同時補償工藝、溫度以及電源電壓變化的影響，VCO須有很大的帶寬。隨著CMOS工藝的發(fā)展，VCO的工作頻率不斷提高同時電源電壓隨之降低，導致VCO的增益變得很大，進而嚴重降低整個鎖相環(huán)的相噪性能以及雜散性能。為了解決這個問題本文采用了離散調節(jié)和連續(xù)調節(jié)相結合的方式：利用變?nèi)莨軐崿F(xiàn)VCO的連續(xù)調節(jié)，同時增加了數(shù)字控制的電容陣列實現(xiàn)對VCO的離散調節(jié)，這樣通過相鄰覆蓋的子帶來實現(xiàn)很大的調節(jié)范圍。這樣VCO的調節(jié)曲線就由單一連續(xù)的調節(jié)曲線如圖2(a)變成多個子帶的調節(jié)曲線如圖2(b)。
1．2 片上電感的設計
設計高性能LCVCO的主要問題在于設計高品質因子的諧振腔，這可以在相噪的表達式中看出來，即
式中：L(△w)是載波頻率w0頻偏△w處的相位噪聲；k為玻爾茲曼常數(shù)；T為絕對溫度；F為經(jīng)驗因子；A為振蕩幅度；Qtank為諧振腔的品質因子。而諧振腔的品質因子可以表示為
式中：QC為電容的品質因子；QL為電感的品質因子。
電容的QC值遠大于電感的QL值，所以諧振腔的Qtank值略小于電感的QL值，諧振腔的Qtank值主要取決于電感的QL值，提高電感的QL值可以明顯改善VCO的相噪性能。
本設計所采用的和艦工藝的頂層金屬為0．8μm的薄層金屬，這對電感的QL值有著非常大的影響。在設計中，將五層金屬與六層金屬并聯(lián)以組成兩層螺旋電感，可增加電感線圈的厚度，降低電感的串聯(lián)直流電阻，進而提高電感的QL值，采用HFSS對電感進行建模得到的三維圖如圖3所示。
參數(shù)提取得到的π模型等效電路如圖4所示。仿真得到該電感在3．7 GHz時的Q值為6．5。
CMOS工藝普遍采用高摻雜的襯底以降低閂鎖效應，對于射頻無源器件來說是非常不利的，電磁場耦合到襯底產(chǎn)生的襯底渦流損耗和電容耦合損耗會嚴重降低無源器件的Q值。在電感的設計中，通常采用地屏蔽層阻止磁場耦合到襯底以提高Q值。本文所采用的結構如圖5所示，同文獻中的結構相比，渦流半徑變小，渦流之間的互感也變小，進而減少了渦流磁場的強度，對電感的影響這樣可以大大降低。
1．3 射頻開關的設計
在CMOS工藝中，通常采用NMOS來作為射頻開關。由射頻開關與MIM電容組成的開關電容是諧振腔的一部分，其性能會影響到整個VCO的性能，一方面開關電容的Q值會影響到諧振腔的Q值，另一方面開關電容的最大電容與最小電容的比值會影響到VCO的調節(jié)范圍。
射頻開關在開啟和關閉時的等效電路如圖6所示。
Cd是漏端寄生邊緣電容，其值等于WswCdd，其中Wsw是開關管的寬度，Cdd漏端邊緣電容，單位為fF／μm。
評論