基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計與仿真
加入技術(shù)交流群
3 QPSK數(shù)字解調(diào)器仿真
根據(jù)解調(diào)原理，MPSK解調(diào)電路的VHDL模型如圖1所示，輸入時鐘信號clk及使能信號start，當(dāng)start為高電平時才進行MPSK解調(diào)，輸入已調(diào)信號x，設(shè)輸入相位為225°，315°，45°，225°，135°，315°，45°，315°，225°，225°，225°，315°的載波波形，將一個信號周期分成4份，高電平權(quán)值分別為0，0、0、0．低電平權(quán)值分別1、1、2、3，如表2所示。本文引用地址：http://m.butianyuan.cn/article/189500.htm
由圖1可知，當(dāng)調(diào)制信號x為低電平時，譯碼器1根據(jù)計數(shù)器q值。送入加法器XX相應(yīng)的數(shù)據(jù)。經(jīng)過反復(fù)的運算后，當(dāng)q值為0和1時，加法器xx再將運算結(jié)果送到寄存器。譯碼器2根據(jù)yy數(shù)據(jù)通過譯碼，輸出2位并行信號YYY。如表2所示，中間信號yy與YYY的關(guān)系為：5對應(yīng)“00”；3對應(yīng)“01”；2對應(yīng)“10”，4對應(yīng)“11”。并行信號YYY進行并／串轉(zhuǎn)換后得到Y(jié)值。最終實現(xiàn)了相位為225°的載波，對應(yīng)輸出Y值為“00”相位為135°的載波，對應(yīng)輸出Y值為“01”；相位為315°的載波，對應(yīng)輸出Y值為“10”；相位為45°的載波，對應(yīng)輸出Y值為“11”。sta rt信號為高電平時開始解調(diào)信號，輸出結(jié)果(y)為0010 11 00 01 10 11 10 00 00 00 10，仿真結(jié)果如圖3所示。
4 結(jié)束語
本文基于VHDL方式實現(xiàn)了QPSK數(shù)字調(diào)制解調(diào)電路的設(shè)計，通過QuartusII軟件建模對程序進行仿真，并通過引腳鎖定，下載到FPGA芯片EP1K30TC144—3中，軟件仿真和硬件驗證結(jié)果表明了該設(shè)計的正確性和可行性，對比傳統(tǒng)的電路設(shè)計有著明顯的優(yōu)點，簡化設(shè)計，降低硬件電路的復(fù)雜性，并由于采用FPGA芯片，提高了設(shè)計的靈活性和可移植性，減小硬件設(shè)計的復(fù)雜性，便于移植維護和升級的特點。如為了防止相位模糊現(xiàn)象，采用差分編碼，采用QDPSK調(diào)制解調(diào)系統(tǒng)，只需更改軟件程序即可。
評論