新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Hummingbird加密算法的硬件架構(gòu)設(shè)計(jì)

Hummingbird加密算法的硬件架構(gòu)設(shè)計(jì)

作者: 時(shí)間:2013-08-06 來(lái)源:網(wǎng)絡(luò) 收藏

1.3 塊加密過(guò)程
采用4個(gè)相同的塊加密模塊,每個(gè)塊加密過(guò)程均是16 bit,密鑰為64 bit。其過(guò)程如圖2所示。塊加密過(guò)程中的S—Box如下表所示。當(dāng)中的線(xiàn)性變換過(guò)程定義如下
L(m)=m⊕(m×6)⊕(m×10) (1)

本文引用地址:http://m.butianyuan.cn/article/189549.htm

c.JPG



2 算法的FPGA架構(gòu)實(shí)現(xiàn)
由于是一種輕型,主要針對(duì)資源受限的平臺(tái)和應(yīng)用場(chǎng)合,因此,提出了一種資源使用較少的FPGA架構(gòu)。

b.JPG


首先,對(duì)于塊加密過(guò)程,用4個(gè)時(shí)鐘周期來(lái)完成4輪的塊加密,由于每輪加密過(guò)程的密鑰均不同,因此需要一個(gè)選擇器來(lái)選擇正確的密鑰,塊加密過(guò)程的FPGA架構(gòu)如圖3所示。

d.JPG



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉