基于DSP+FPGA汽車防撞報警設備高速數據采集

2.3.2 DSP與FPGA的接口設計

本系統(tǒng)在設計中DSP主要是通過C6713器件的外部存儲器接口EMIF與FPGA進行數據通信。外部存儲器接口(EMIF)是TMS DSP器件上的一種接口。一般來說，EMIF可實現DSP與不同類型存儲器(SRAM、Flash RAM、DDR-RAM等)的連接。用EMIF與FPGA相連，從而使FPGA平臺充當一個協(xié)同處理器、高速數據處理器或高速數據傳輸接口。

其EMIF的總線接口圖如圖6所示。

在完成對EMIF的DSP配置后，接下來就是實現EMIF接口的FPGA配置工作，保證FPGA中的數據正常的讀入到DSP中。在FPGA中配置EMIF接口的連接圖如圖7所示。

該模塊是DSP與FPGA進行通信的接口模塊。通過該模塊，DSP可以實現向FPGA傳輸控制信號，FPGA也可以通過該模塊將FIFO中的數據傳給DSP。CE、WE、RE、OE為DSP輸入的使能信號，CLK為FPGA提供內部時鐘，CLKOUT2是EMIF的輸出時鐘，為DSP與FPGA通信提供時鐘頻率，DSP_Addr(19：0)為DSP的輸入地址，DSP_DataBus(31：0)為DSP的數據總線。FPGA根據讀使能信號OE與片選信號CE的輸入邏輯來判斷EMIF是進行讀操作還是寫操作。當DSP通過EMIF讀取數據時，FPGA中的數據從dpram_data(31：0)輸入，由DSP_DataBus(31：0)管腳傳送給DSP;若寫數據，將DSP_DataBus(31：0)傳來的數據從dout(31：0)送入FPGA。

2.4 人機交互模塊

人機交互模塊分為按健電路和LCD顯示電路。限于篇幅，本文僅介紹LCD電路。

LCD顯示部分我們采用真空熒光顯示點陣式VFD屏，其優(yōu)點是能高亮度發(fā)光。由于我們選擇的屏是5 V供電，所以由DSP過來的3.3 V的信號線需要經過74LVCA245轉化為5 V，再與VFD屏的控制器接口相連，LCD控制器接口如圖8所示。