新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > CPLD器件在單片機(jī)控制器中的使用

CPLD器件在單片機(jī)控制器中的使用

作者: 時間:2012-10-30 來源:網(wǎng)絡(luò) 收藏

自動控制的對象五花八門、品種繁多,要求能夠模塊化、標(biāo)準(zhǔn)化、靈活配置;進(jìn)入商品經(jīng)濟(jì)時代,允許設(shè)計者的開發(fā)周期越來越短,從幾年、幾月縮短到幾月、幾天;有時合同臨近結(jié)束前,用戶還會提出更改設(shè)計條款的要求。因此,需要設(shè)計者開發(fā)出適應(yīng)性強(qiáng)、便于修改、配置靈活的,以滿足用戶需求,爭得商機(jī)。

本文引用地址:http://m.butianyuan.cn/article/189799.htm

從成本考慮,有時以為核心,量身度造地為被控對象設(shè)計專用,仍是一種較好的選擇。

結(jié)合優(yōu)勢互補(bǔ)、相得益彰

的一些優(yōu)缺點(diǎn)

單片機(jī)具有強(qiáng)大的信息處理、邏輯分析、決策判斷等能力,借助程序,通過輸入/輸出接口,實(shí)時檢測被控對象的狀態(tài),控制其當(dāng)前或預(yù)計的行為,組成智能化儀器設(shè)備。

但是,單片機(jī)存在不可克服的缺點(diǎn)和弱點(diǎn),如:

低速 單片機(jī)靠執(zhí)行指令來完成各種功能,不論多高的工作時鐘頻率或多么好的指令時序,其排隊式串行指令執(zhí)行方式使得工作速度和效率大打折扣。在高速實(shí)時仿真、高速數(shù)據(jù)采集等方面顯得力不從心。

復(fù)位工作方式 單片機(jī)工作之初,需花一段時間經(jīng)歷復(fù)位過程;工作時,在某種干擾性突變情況下,也會復(fù)位,復(fù)雜的復(fù)位過程很可能就是工作不可靠的根源。

程序跑飛 偶然因素,會引起程序跑飛。雖然有“看門狗”或其他抗干擾措施,在極復(fù)雜的情況下,單片機(jī)的程序仍存在跑飛的可能,從而進(jìn)入“死機(jī)”。

在單片機(jī)系統(tǒng)中,單片機(jī)的芯片通過印制板與系統(tǒng)中由其他集成電路組成的邏輯電路相連。一旦改變設(shè)計,可能重新制版,加長了開發(fā)周期。

的一些優(yōu)缺點(diǎn)

隨著微電子技術(shù)飛速發(fā)展,集成電路規(guī)模越來越大,產(chǎn)生了復(fù)雜可編程邏輯器件和現(xiàn)場可編程門陣列FP2GA(兩種器件有類似之處,以下用CPLD器件簡稱),這些器件含有數(shù)量眾多的可編程邏輯宏單元或邏輯塊,他們能夠任意組合,設(shè)計成功能各異的邏輯電路。

CPLD器件輸入引腳的箝位電平和輸出引腳的原始電平可預(yù)先設(shè)定,一開機(jī)立即就能達(dá)到預(yù)定電平,狀態(tài)明確。各邏輯宏單元或邏輯塊的輸入信號僅需幾ns~幾十ns就反映到輸出端,信號傳輸效率很高,適合高速采樣等場合。

可編程邏輯宏單元或邏輯塊之間的相互連線在同一封裝內(nèi),受外界干擾影響小,電磁兼容(EMC)性能好。然而,對設(shè)計者來說,CPLD器件最大的優(yōu)點(diǎn)在于可現(xiàn)場編程。改變邏輯關(guān)系時,無需更改外部線路板,只需用圖形語言程序或硬件描述語言程序來改變電路,生成下載編輯軟件,通過下載電纜輸入CPLD器件即可,非常方便,特別有利于新品試制,大大縮短了開發(fā)周期。

CPLD器件雖然可任意組成各種邏輯電路,但在信息處理、邏輯分析、決策判斷等“智能”方面比不上單片機(jī),雖說可用CPLD器件仿真單片機(jī),但畢竟有差距,一般多用作“狀態(tài)機(jī)”或輔助邏輯電路。

CPLD器件和單片機(jī)結(jié)合能優(yōu)勢互補(bǔ)

如果把兩者結(jié)合起來,組成的控制器就能優(yōu)勢互補(bǔ)、相得益彰。大量工業(yè)控制的對象不屬高速調(diào)節(jié)系統(tǒng),這時,圖1示例的控制線路比較節(jié)省硬件開銷,適合CPLD器件的特性,容易調(diào)試,抗干擾能力強(qiáng)。

圖1 基于單片機(jī)和CPLD器件的控制器方框圖

若是高速調(diào)節(jié)系統(tǒng),應(yīng)采用并行A/D轉(zhuǎn)換集成電路,用作輸入信號VI的采樣、轉(zhuǎn)換電路。


上一頁 1 2 3 下一頁

關(guān)鍵詞: CPLD 器件 單片機(jī) 控制器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉