CPLD器件在單片機(jī)控制器中的使用

自動(dòng)控制的對(duì)象五花八門(mén)、品種繁多，要求控制器能夠模塊化、標(biāo)準(zhǔn)化、靈活配置;進(jìn)入商品經(jīng)濟(jì)時(shí)代，允許設(shè)計(jì)者的開(kāi)發(fā)周期越來(lái)越短，從幾年、幾月縮短到幾月、幾天;有時(shí)合同臨近結(jié)束前，用戶還會(huì)提出更改設(shè)計(jì)條款的要求。因此，需要設(shè)計(jì)者開(kāi)發(fā)出適應(yīng)性強(qiáng)、便于修改、配置靈活的控制器，以滿足用戶需求，爭(zhēng)得商機(jī)。

從成本考慮，有時(shí)以單片機(jī)為核心器件，量身度造地為被控對(duì)象設(shè)計(jì)專用控制器，仍是一種較好的選擇。

CPLD器件與單片機(jī)結(jié)合優(yōu)勢(shì)互補(bǔ)、相得益彰

單片機(jī)的一些優(yōu)缺點(diǎn)

單片機(jī)具有強(qiáng)大的信息處理、邏輯分析、決策判斷等能力，借助程序，通過(guò)輸入/輸出接口，實(shí)時(shí)檢測(cè)被控對(duì)象的狀態(tài)，控制其當(dāng)前或預(yù)計(jì)的行為，組成智能化儀器設(shè)備。

但是，單片機(jī)存在不可克服的缺點(diǎn)和弱點(diǎn)，如：

低速　單片機(jī)靠執(zhí)行指令來(lái)完成各種功能，不論多高的工作時(shí)鐘頻率或多么好的指令時(shí)序，其排隊(duì)式串行指令執(zhí)行方式使得工作速度和效率大打折扣。在高速實(shí)時(shí)仿真、高速數(shù)據(jù)采集等方面顯得力不從心。

復(fù)位工作方式　單片機(jī)工作之初，需花一段時(shí)間經(jīng)歷復(fù)位過(guò)程;工作時(shí)，在某種干擾性突變情況下，也會(huì)復(fù)位，復(fù)雜的復(fù)位過(guò)程很可能就是工作不可靠的根源。

程序跑飛　偶然因素，會(huì)引起程序跑飛。雖然有“看門(mén)狗”或其他抗干擾措施，在極復(fù)雜的情況下，單片機(jī)的程序仍存在跑飛的可能，從而進(jìn)入“死機(jī)”。

在單片機(jī)系統(tǒng)中，單片機(jī)的芯片通過(guò)印制板與系統(tǒng)中由其他集成電路組成的邏輯電路相連。一旦改變?cè)O(shè)計(jì)，可能重新制版，加長(zhǎng)了開(kāi)發(fā)周期。

CPLD器件的一些優(yōu)缺點(diǎn)

隨著微電子技術(shù)飛速發(fā)展，集成電路規(guī)模越來(lái)越大，產(chǎn)生了復(fù)雜可編程邏輯器件CPLD和現(xiàn)場(chǎng)可編程門(mén)陣列FP2GA(兩種器件有類似之處，以下用CPLD器件簡(jiǎn)稱)，這些器件含有數(shù)量眾多的可編程邏輯宏單元或邏輯塊，他們能夠任意組合，設(shè)計(jì)成功能各異的邏輯電路。

CPLD器件輸入引腳的箝位電平和輸出引腳的原始電平可預(yù)先設(shè)定，一開(kāi)機(jī)立即就能達(dá)到預(yù)定電平，狀態(tài)明確。各邏輯宏單元或邏輯塊的輸入信號(hào)僅需幾ns～幾十ns就反映到輸出端，信號(hào)傳輸效率很高，適合高速采樣等場(chǎng)合。

可編程邏輯宏單元或邏輯塊之間的相互連線在同一封裝內(nèi)，受外界干擾影響小，電磁兼容(EMC)性能好。然而，對(duì)設(shè)計(jì)者來(lái)說(shuō)，CPLD器件最大的優(yōu)點(diǎn)在于可現(xiàn)場(chǎng)編程。改變邏輯關(guān)系時(shí)，無(wú)需更改外部線路板，只需用圖形語(yǔ)言程序或硬件描述語(yǔ)言程序來(lái)改變電路，生成下載編輯軟件，通過(guò)下載電纜輸入CPLD器件即可，非常方便，特別有利于新品試制，大大縮短了開(kāi)發(fā)周期。

CPLD器件雖然可任意組成各種邏輯電路，但在信息處理、邏輯分析、決策判斷等“智能”方面比不上單片機(jī)，雖說(shuō)可用CPLD器件仿真單片機(jī)，但畢竟有差距，一般多用作“狀態(tài)機(jī)”或輔助邏輯電路。

CPLD器件和單片機(jī)結(jié)合能優(yōu)勢(shì)互補(bǔ)

如果把兩者結(jié)合起來(lái)，組成的控制器就能優(yōu)勢(shì)互補(bǔ)、相得益彰。大量工業(yè)控制的對(duì)象不屬高速調(diào)節(jié)系統(tǒng)，這時(shí)，圖1示例的控制線路比較節(jié)省硬件開(kāi)銷(xiāo)，適合CPLD器件的特性，容易調(diào)試，抗干擾能力強(qiáng)。

圖1　基于單片機(jī)和CPLD器件的控制器方框圖

若是高速調(diào)節(jié)系統(tǒng)，應(yīng)采用并行A/D轉(zhuǎn)換集成電路，用作輸入信號(hào)VI的采樣、轉(zhuǎn)換電路。