新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 無分裂結構的二維小波變換圖片處理芯片設計與驗證

無分裂結構的二維小波變換圖片處理芯片設計與驗證

作者: 時間:2012-06-08 來源:網絡 收藏

1.2.1 行變換數(shù)據(jù)存取結構
行變換模塊輸入數(shù)據(jù)讀取方式,是用讀取寄存器中數(shù)據(jù)流的方式代替地址尋址的數(shù)據(jù)讀取模式。
數(shù)據(jù)依照輸入順序,在寄存器A,B,C,D中依次流動。變換模塊在不同的時間分別從A,C和D中讀取數(shù)據(jù),進行預測和更新的變化步驟。變換后輸出的數(shù)據(jù)存放在列變換模塊的寄存器D1和FIFO-A中。行變換模塊結構圖如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/190283.htm

c.jpg


1.2.2 列變化數(shù)據(jù)存取結構
在進行列變換時,需要讀取變換數(shù)據(jù)點臨近行的同列數(shù)據(jù)。而完成該數(shù)據(jù)點變換后,進行的是同一行下一列的數(shù)據(jù)點的列變換。因此需要依次讀出相鄰4行的同列數(shù)據(jù),行數(shù)不變,列數(shù)依次遞增。
為了簡單的實現(xiàn)該數(shù)據(jù)讀取的順序,本文使用3個FIFO來保存連續(xù)3行的數(shù)據(jù):當輸入新一行的第1個數(shù)據(jù)時,3個FIFO釋放出第1個數(shù)據(jù)(即之前3行每1行的第1個數(shù)據(jù)),剛好組成完成列變換的相鄰4行的同列數(shù)據(jù)。同時,數(shù)據(jù)的新1行的數(shù)據(jù)進入FIFO-A,F(xiàn)IFO-A釋放出的數(shù)據(jù)進入FIFO-B,F(xiàn)IFO-B釋放出的數(shù)據(jù)進入FIFO-C。之后,釋放出第2列的數(shù)據(jù),并重復上述步驟。
因此在完成數(shù)據(jù)變換的同時,數(shù)據(jù)在FIFO-A,F(xiàn)IFO-B,F(xiàn)IFO-C中依次流動。完成該行的所有列數(shù)據(jù)的變換后,F(xiàn)IFO-A中的數(shù)據(jù)依次寄存在FIFO-B中,F(xiàn)IFO-B的數(shù)據(jù)寄存在FIFO-C中,而FIFO-A則寄存了新1行的數(shù)據(jù)。當下1行的數(shù)據(jù)輸入時,又依照上述順序,開始下1行的列變換。
1.3 變換模塊結構
常見的小波變換結構是當輸入奇數(shù)地址數(shù)據(jù)時完成預測步驟,當輸入偶數(shù)地址數(shù)據(jù)時完成更新步驟。而本文提出的結構不進行數(shù)據(jù)分裂,直接對數(shù)據(jù)進行預測和更新,并同時輸出到數(shù)據(jù)選擇器。數(shù)據(jù)選擇器對地址奇偶進行判斷,選擇輸出數(shù)據(jù),可以得到和常用結構相同的結果。列變換模塊結構圖如圖3所示。

d.jpg


1.3.1 行變換結構
本文提出了無分裂步驟的結構中,行變換時數(shù)據(jù)流輸入后依次寄存在寄存器D1,D2,D3,D4中。如圖4(a),寄存器D1,D2,D3,D4中已分別寄存了輸入數(shù)據(jù)X4,X3,X2,X1,而寄存器D5,D6,D7則分別寄存了數(shù)據(jù)Y2,Y1,Y0。此時利用寄存器D1,D2,D3中的數(shù)據(jù)X4,X3,X2經過預測步驟,得到預測結果y3=x3-(x2+x4)/2;此前已在寄存器D5,D6,D7中分別寄存了前3個時鐘分別完成計算的結果Y2,Y1,Y0,則經過更新步驟可得y1=x1+(y0+y2+2)/4。此時通過數(shù)據(jù)選擇器輸出的值Y1是奇數(shù)地址,因此僅需要完成預測步驟運算的結果(即寄存器D6中的數(shù)據(jù)),也就是說輸出寄存器D6中的Y1值,放棄更新步驟產生的Y1值。

e.jpg


在下一個時鐘沿來臨時,X4,X3,X2依次取代X3,X2,X1的位置,輸入的X5則寄存在X4的位置,同理Y2,Y1依次取代Y1,Y0的位置,預測產生的Y3值則寄存在Y2,則下一次計算時,寄存器中的值如圖4b,預測步驟產生Y4,更新步驟產生Y2,由于是偶數(shù)地址,所以通過數(shù)據(jù)選擇器輸出經過更新步驟的Y2值。



評論


相關推薦

技術專區(qū)

關閉