捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的工程設(shè)計(jì)

摘要 為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，文中設(shè)計(jì)了一種基于PC104和可編程邏輯陣列器件協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。系統(tǒng)主要包括數(shù)據(jù)采集模塊和數(shù)據(jù)解算模塊兩部分，給出了PC104與FPGA的片內(nèi)接收模塊進(jìn)行通信的設(shè)計(jì)方案。為提高FPGA與工控機(jī)之間的數(shù)據(jù)傳輸速度，設(shè)計(jì)了通過(guò)共享雙端口RAM的方式，實(shí)現(xiàn)了工控機(jī)與FPGA之間的高速數(shù)據(jù)交換。從硬件結(jié)構(gòu)和軟件設(shè)計(jì)方面說(shuō)明了系統(tǒng)各模塊的功能以及模塊間的通信。
關(guān)鍵詞 組合導(dǎo)航；PC104；FPGA；雙口RAM

捷聯(lián)慣性組合導(dǎo)航系統(tǒng)是一種完全自主的定位導(dǎo)航系統(tǒng)，它可以連續(xù)實(shí)時(shí)地提供位置、速度和姿態(tài)信息，短時(shí)精度較高，但誤差隨時(shí)間增長(zhǎng)而不斷積累。GPS導(dǎo)航系統(tǒng)能夠全天候提供信息，且誤差不隨時(shí)間積累。因此，將它們組合起來(lái)，利用卡爾曼濾波技術(shù)進(jìn)行融合，可以發(fā)揮各自優(yōu)勢(shì)，提高導(dǎo)航精度。由于捷聯(lián)系統(tǒng)沒(méi)有穩(wěn)定的物理平臺(tái)，慣性器件測(cè)量的數(shù)值不能直接進(jìn)行導(dǎo)航計(jì)算，必須先經(jīng)過(guò)大量、實(shí)時(shí)、精確的數(shù)學(xué)運(yùn)算建立起數(shù)學(xué)平臺(tái)，才能得到導(dǎo)航參數(shù)，在計(jì)算上較復(fù)雜，對(duì)計(jì)算機(jī)的性能要求高。為減小體積、重量和增加可靠性。文中提出利用PC104嵌入式工控機(jī)和FPGA設(shè)計(jì)一種雙CPU結(jié)構(gòu)的捷聯(lián)慣性組合導(dǎo)航系統(tǒng)。系統(tǒng)中PC／104總線結(jié)構(gòu)的嵌入式工控機(jī)來(lái)承擔(dān)姿態(tài)解算任務(wù)，采用FPGA控制組合系統(tǒng)的采集模塊，并利用其內(nèi)部資源，設(shè)計(jì)了雙口RAM模塊、串口接口模塊等。雙CPU系統(tǒng)使PC104可以專注于解算，保證了系統(tǒng)的實(shí)時(shí)性。

1 捷聯(lián)慣性組合導(dǎo)航系統(tǒng)總體方案
捷聯(lián)慣導(dǎo)系統(tǒng)是將加速度計(jì)和陀螺儀沿載體坐標(biāo)系安裝，在進(jìn)行導(dǎo)航參數(shù)計(jì)算時(shí)，需要是導(dǎo)航坐標(biāo)系中的量。因此應(yīng)先將慣性器件測(cè)得的比力和角加速度誤差補(bǔ)償后送入計(jì)算機(jī)進(jìn)行實(shí)時(shí)計(jì)算，可以得到將比力從載體坐標(biāo)系轉(zhuǎn)換到導(dǎo)航坐標(biāo)系的姿態(tài)矩陣。通過(guò)姿態(tài)矩陣可以確定載體的姿態(tài)信息。姿態(tài)矩陣常用的即時(shí)修正方法有歐拉角法、方向余弦法和四元數(shù)法，設(shè)計(jì)采用四元數(shù)法。為進(jìn)行導(dǎo)航解算，選取地理坐標(biāo)系為導(dǎo)航坐標(biāo)系，三軸分別指向東向、北向和天向。

根據(jù)捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的特點(diǎn)，提出采用PC104總線嵌入式工控機(jī)的捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的硬件設(shè)計(jì)方案，系統(tǒng)包括數(shù)據(jù)采集和數(shù)據(jù)解算模塊。數(shù)據(jù)采集模塊由FPGA負(fù)責(zé)控制A／D轉(zhuǎn)換將陀螺儀和加速度計(jì)輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。在FPGA內(nèi)部開辟一塊存儲(chǔ)單元，F(xiàn)PGA讀取A／D的轉(zhuǎn)換結(jié)果存放在內(nèi)嵌的雙口RAM中。FPGA通過(guò)雙口RAM與PC104進(jìn)行實(shí)時(shí)通信，F(xiàn)PGA把采集的數(shù)據(jù)進(jìn)行處理后送入雙口RAM中，然后發(fā)中斷信號(hào)給PC104，通知其已經(jīng)有數(shù)據(jù)可以處理。PC104收到中斷信號(hào)后，將雙口RAM中的數(shù)據(jù)取走進(jìn)行處理和解算。FPGA和PC104同時(shí)工作，提高了系統(tǒng)的運(yùn)行速度。系統(tǒng)要求數(shù)據(jù)采樣頻率為1kHz，數(shù)據(jù)解算頻率為100Hz，外加時(shí)鐘頻率為40MHz。

2 系統(tǒng)硬件設(shè)計(jì)
數(shù)據(jù)采集部分采用Altera公司的EP2C35F672，它是CycloneⅡ系列產(chǎn)品之一，一個(gè)LAB中有16個(gè)LE，增加了乘法器模塊，增強(qiáng)了DSP處理能力。由33 216個(gè)LE組成，片上有105個(gè)M4K RAM塊，片內(nèi)有35個(gè)18 x 18個(gè)硬件乘法器，片上有4個(gè)PLL，可以實(shí)現(xiàn)多個(gè)時(shí)鐘域。PC104總線結(jié)構(gòu)嵌入式工控機(jī)具有功耗低、單5 V供電、工作溫度范圍寬、可靠性高、抗震性好、結(jié)構(gòu)小巧緊湊、浮點(diǎn)運(yùn)算能力強(qiáng)、運(yùn)算速度快等顯著特點(diǎn)。最適合在嵌入式控制系統(tǒng)中應(yīng)用。因此它是開發(fā)導(dǎo)航計(jì)算機(jī)的理想方案。
2．1 數(shù)據(jù)采集模塊
數(shù)據(jù)采集部分由慣性測(cè)量元件、GPS接收機(jī)、信號(hào)調(diào)理部分、A／D轉(zhuǎn)換電路和FPGA控制器等構(gòu)成。在這部分中，F(xiàn)PGA主要完成同步產(chǎn)生A／D轉(zhuǎn)換的時(shí)序，數(shù)字濾波和存儲(chǔ)經(jīng)A／D轉(zhuǎn)換后的陀螺和加表的數(shù)據(jù)。慣性測(cè)量元件主要包括3個(gè)加速度計(jì)和3個(gè)陀螺儀，正交安裝于坐標(biāo)系的X軸、Y軸和Z軸，用于提供載體在載體坐標(biāo)系上的比力和角速度，采用模擬信號(hào)輸出，加速度計(jì)采用差分輸出。由于慣性器件安裝在一個(gè)密閉的容器中，受溫度影響也比較大，必須采集溫度信號(hào)對(duì)慣性器件進(jìn)行補(bǔ)償。A／D轉(zhuǎn)換電路采用TI公司的A／D芯片ADS1258，ADS1258是一個(gè)靈活的、24位低噪聲最優(yōu)化的、快速的、多通道的、高分辨率的模擬／數(shù)字轉(zhuǎn)換芯片。24位的精度是0．000 000 06，其理論值較16位A／D有較大的提高。根據(jù)芯片資料，ADS1258中的轉(zhuǎn)換器可以提供最大23．7ksample／s的通道掃描速度，可以在700μs的時(shí)間里完成一個(gè)完整的16通道掃描。模擬電壓輸入范圍為±2．5V。
數(shù)據(jù)采集部分的功能之一是將加速度計(jì)和陀螺儀輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并將這一數(shù)字信號(hào)送入導(dǎo)航計(jì)算機(jī)。為提高系統(tǒng)的精度，在A／D轉(zhuǎn)換前要先將加速度計(jì)和陀螺儀輸出的信號(hào)進(jìn)行放大，通過(guò)減法電路和低通濾波電路進(jìn)行調(diào)理，然后再通過(guò)FPGA控制AD1258進(jìn)行轉(zhuǎn)換。讀取轉(zhuǎn)換數(shù)據(jù)，利用FPGA內(nèi)部邏輯設(shè)計(jì)FIR數(shù)字濾波器，將處理后的數(shù)據(jù)送入FPGA內(nèi)部的雙口RAM，向主CPU發(fā)出數(shù)據(jù)準(zhǔn)備好中斷。這些由FPGA控制，保證了PC104實(shí)時(shí)處理和接收到的數(shù)據(jù)。用FPGA這種純硬件結(jié)構(gòu)實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)比用MCU等器件用軟件控制的數(shù)據(jù)采集系統(tǒng)速度快，且容易修改。

采集模塊的另一個(gè)功能是進(jìn)行GPS數(shù)據(jù)采集。GPS輸出經(jīng)度、緯度和速度等信息。設(shè)計(jì)采用Jupitre21 GPS OEM模塊，體積小、重量輕、功耗低，首次定位和重新捕獲時(shí)間短，具有強(qiáng)大的抗干擾、抗遮擋能力。OEM板的輸入、輸出格式均按RS232串口通信協(xié)議，設(shè)定為8個(gè)數(shù)據(jù)位，1個(gè)起始位，1個(gè)停止位，無(wú)奇偶校驗(yàn)。GPS接收機(jī)數(shù)據(jù)輸出通過(guò)RS-232串行口，它信號(hào)輸出的頻率比較低，大約每秒更新一次，接收的數(shù)據(jù)要完成解碼才能用于組合系統(tǒng)的修正。本系統(tǒng)用FPGA實(shí)現(xiàn)RS232接口，用于接收GPS的數(shù)據(jù)。