基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計(jì)
加入技術(shù)交流群
鎖相環(huán)
啟動(dòng)工作時(shí)，不論噪聲水平高低，鑒相器輸出信號(hào)的抖動(dòng)都比較大，連續(xù)3次抖動(dòng)高于上限值是比較正常的，這時(shí)若將帶寬值減小，會(huì)降低跟蹤速度。因此設(shè)計(jì)中限定，只有本振信號(hào)的相位和接收載波信號(hào)的相位大致相符后，才允許減小帶寬值。因此環(huán)路設(shè)計(jì)中需要判斷相位是否大致相符。參看結(jié)構(gòu)圖l，經(jīng)低通濾波后的同相和正交支路的信號(hào)分別為：。相位大致相符時(shí)，取值較小，I(t)2應(yīng)大于Q(t)2。設(shè)計(jì)中利用條件判斷是否已滿足相位大致相符的條件。二者之差的下限值c同樣與系統(tǒng)中的輸入數(shù)據(jù)位數(shù)、濾波器等模塊有關(guān)系，可在Modelsim或Quartus下通過(guò)測(cè)試獲得。為了增加判斷的準(zhǔn)確性，設(shè)計(jì)中同樣做出限定，連續(xù)3次滿足條件時(shí)，才判定相位已大致相符。
5 實(shí)驗(yàn)結(jié)果及分析
設(shè)置中頻載波信號(hào)為10 MHz，采樣頻率為80 MHz，本地初始中心頻率為9．9 MHz。在信噪比固定為25 dB和信噪比變化的情況下，分別利用傳統(tǒng)的鎖相環(huán)
和圖2所示的自適應(yīng)鎖相環(huán)進(jìn)行相位跟蹤，得到的相差結(jié)果如圖5所示。
通過(guò)仿真結(jié)果(圖5)可以看出，與傳統(tǒng)鎖相環(huán)
相比，自適應(yīng)鎖相環(huán)能夠根據(jù)當(dāng)前環(huán)境自適應(yīng)對(duì)環(huán)路帶寬作出調(diào)整，對(duì)環(huán)境的適應(yīng)性更強(qiáng)。噪聲水平較低時(shí)，跟蹤速度是關(guān)鍵性能參數(shù)。在噪聲水平較低的情況下(對(duì)應(yīng)25 dB)，自適應(yīng)跟蹤具有更快的跟蹤速度。噪聲水平較高時(shí)，相位抖動(dòng)是關(guān)鍵參數(shù)，結(jié)果顯示，在噪聲水平較高的情況下，自適應(yīng)鎖相環(huán)具有較小的抖動(dòng)。在此基礎(chǔ)上，在多種信噪比環(huán)境下進(jìn)行實(shí)驗(yàn)。信噪比較大即噪聲水平較低時(shí)，傳統(tǒng)鎖相環(huán)的自適應(yīng)跟蹤的跟蹤速度結(jié)果如表1所示。信噪比較小即噪聲水平較高時(shí)，傳統(tǒng)鎖相環(huán)的自適應(yīng)跟蹤的跟蹤速度結(jié)果如表2所示。
上述結(jié)果顯示，與傳統(tǒng)鎖相環(huán)相比，自適應(yīng)鎖相環(huán)在噪聲水平較高時(shí)，具有更快的跟蹤速度，在噪聲水平較低時(shí)，最有更小的相位抖動(dòng)，起到了根據(jù)環(huán)境作出自適應(yīng)調(diào)整的作用。
系統(tǒng)設(shè)計(jì)中使用的FPGA是EP3CIOF256C8。將調(diào)試好的程序下載到FPGA硬件板，通過(guò)QUARTUSⅡ軟件中自帶的SIGNALTAP工具對(duì)輸入和輸出信號(hào)進(jìn)行實(shí)時(shí)觀察，結(jié)果顯示，設(shè)計(jì)的自適應(yīng)鎖相環(huán)能夠進(jìn)行正確穩(wěn)定的跟蹤，正確解調(diào)出數(shù)據(jù)信號(hào)。該模塊目前已應(yīng)用在基于數(shù)字中頻方案的擴(kuò)頻接收機(jī)中。
6 結(jié)論
在傳統(tǒng)鎖相環(huán)的基礎(chǔ)上，引入自適應(yīng)參數(shù)調(diào)整模塊，能夠根據(jù)鎖相環(huán)所處環(huán)境的噪聲情況，自適應(yīng)地對(duì)環(huán)路帶寬進(jìn)行調(diào)整，由于調(diào)整過(guò)程中步長(zhǎng)取值較小，具有一定的連續(xù)性，因此，調(diào)整過(guò)程中仍能正常進(jìn)行數(shù)據(jù)解調(diào)，不會(huì)引起突變，能夠有效地在噪聲性能和跟蹤速度間進(jìn)行平衡。
本文引用地址：http://m.butianyuan.cn/article/191454.htm
評(píng)論