新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于VHDL的線性分組碼編譯碼器設(shè)計(jì)

基于VHDL的線性分組碼編譯碼器設(shè)計(jì)

作者: 時(shí)間:2010-07-13 來(lái)源:網(wǎng)絡(luò) 收藏
在通信系統(tǒng)中,由于信道存在大量的噪聲和干擾,使得經(jīng)信道傳輸后的接收碼與發(fā)送碼之間存在差異,出現(xiàn)誤碼。在數(shù)字通信系統(tǒng)中常采用差錯(cuò)控制信道編碼技術(shù),以此來(lái)減少傳輸過(guò)程的誤碼,提高數(shù)字通信系統(tǒng)的傳輸質(zhì)量。它的基本原理是:發(fā)送端的信道編碼器在信息碼元序列中按照一定的關(guān)系加入一些冗余碼元(稱為監(jiān)督碼元),使得原來(lái)相關(guān)性很小的信息碼元產(chǎn)生某種相關(guān)性,從而在接收端利用這種相關(guān)性來(lái)檢查并糾正信息碼元在傳輸中引起的差錯(cuò)。冗余度的引入提高了傳輸?shù)目煽啃?,但降低了傳輸效率?br />
1
是由一組固定長(zhǎng)度為n,稱之為碼字的矢量構(gòu)成的。分組編碼時(shí),將每k個(gè)信息位分為一組獨(dú)立處理,按一定規(guī)則給每個(gè)信息組增加(n-k)個(gè)監(jiān)督碼元,組成長(zhǎng)度為n的二進(jìn)制碼字,這種編碼方式記為是(n,k)。信息位和監(jiān)督位采用的關(guān)系式由一組方程所決定,稱之為線性分組碼。
若線性分組碼的輸入信息位為U=(U0,U1,…,Uk),編碼輸出為C=(C0,C1,…,Cn),則有如下關(guān)系:

式中:G為線性分組碼的生成矩陣;H為監(jiān)督矩陣。當(dāng)G確定后,編碼的方法就完全確定了,而H給定后,編碼時(shí)監(jiān)督位和信息位的關(guān)系也就確定了。因此,在設(shè)計(jì)分組碼編碼器時(shí),需要確定生成矩陣G;在設(shè)計(jì)分組碼譯碼器時(shí),需要確定監(jiān)督矩陣H。

2 線性分組碼設(shè)計(jì)
2.1 線性分組碼編碼器設(shè)計(jì)

設(shè),由于生成矩陣G是k行n列,所以k=3,n=6,改(n,k)碼為(6,3)碼。根據(jù)生成矩陣和式(1)運(yùn)算后得到相應(yīng)的編碼。即由:

可得:

COUT=(C0,C1,C2,C3,C4,C5)為編碼輸出,其中前3個(gè)分量為增加的監(jiān)督碼元,后3個(gè)為原輸入信息位。

上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: VHDL 線性 分組碼 編譯碼器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉