采用FPGA實(shí)現(xiàn)發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)計(jì)

1 引言
在現(xiàn)代社會(huì)中，電資源成為人們生活當(dāng)中不可缺少的一部分，而發(fā)電機(jī)和電動(dòng)機(jī)在電力系統(tǒng)中扮演著非常重要的角色。在很多場(chǎng)合，需要對(duì)電機(jī)組和電網(wǎng)的頻率進(jìn)行測(cè)量。目前，頻率測(cè)量的電路系統(tǒng)很多，這里介紹一種數(shù)字電路測(cè)頻：基于FPGA的發(fā)電機(jī)組的頻率測(cè)量計(jì)。
隨著電子技術(shù)的不斷發(fā)展和進(jìn)步，以EDA為代表的數(shù)字電路設(shè)計(jì)發(fā)生很大變化。在設(shè)計(jì)方法上，已經(jīng)從“電路設(shè)計(jì)―硬件搭試―焊接”的傳統(tǒng)設(shè)計(jì)方式到“功能設(shè)計(jì) ―軟件模擬―下載調(diào)試”的電子自動(dòng)化設(shè)計(jì)模式。在這種狀況下，以硬件描述語(yǔ)言(Hardware Description Language)和邏輯綜合為基礎(chǔ)的自頂向下的電子設(shè)計(jì)方法得到迅速發(fā)展。Verilog HDL語(yǔ)言是目前應(yīng)用最廣泛的硬件描述語(yǔ)言，它是在C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的，語(yǔ)法較為自由靈活、擁有廣泛的學(xué)習(xí)群體、資源比較豐富，且容易學(xué)簡(jiǎn)單易懂。本文發(fā)電機(jī)組頻率測(cè)量計(jì)的設(shè)計(jì)是在Verilog hdl語(yǔ)言的基礎(chǔ)上展開的，源程序經(jīng)過(guò)Altera 公司的QuartusⅡ5.0軟件完成了綜合、仿真(功能仿真和時(shí)序仿真)，FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列) 選用的是Cyclone系列的EP1C3T144C6器件。

2 頻率測(cè)量電路
2.1頻率測(cè)量的總體電路
采用電壓互感器取來(lái)自于發(fā)電機(jī)組端電壓或電網(wǎng)電壓的測(cè)頻輸入信號(hào)，經(jīng)削波、濾波處理后，變成幅度基本不變的穩(wěn)定波形，經(jīng)放大電路將信號(hào)放大整形，再用電壓比較電路將具有正負(fù)幅值的方波變成只有正幅值的方波信號(hào)。然后，通過(guò)光電耦合器使FPGA的數(shù)字系統(tǒng)與輸入信號(hào)隔離。FPGA數(shù)字系統(tǒng)利用標(biāo)準(zhǔn)的1HZ信號(hào)對(duì)隔離后的方波信號(hào)的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，得到信號(hào)的頻率數(shù)，該頻率數(shù)經(jīng)數(shù)碼管顯示。由于發(fā)電機(jī)組的頻率與發(fā)電機(jī)組端電壓有關(guān)系，可以從頻率的變化得到發(fā)電機(jī)組端電壓的變化。從系統(tǒng)總體框圖如圖1所示，從中可以看出，該FPGA數(shù)字系統(tǒng)與輸入通道隔離，因而大大提高了系統(tǒng)硬件的抗干擾能力。

圖1 系統(tǒng)總體框圖
2.2頻率測(cè)量的原理
頻率測(cè)量的原理是計(jì)算每秒鐘待測(cè)信號(hào)的脈沖個(gè)數(shù)，也就是利用標(biāo)準(zhǔn)的1HZ (周期為1s) 脈寬信號(hào)對(duì)輸入的待測(cè)信號(hào)的脈沖進(jìn)行計(jì)數(shù)，1秒計(jì)數(shù)結(jié)束后對(duì)采集到脈沖個(gè)數(shù)送到數(shù)碼管顯示。
測(cè)頻控制器有3個(gè)輸入信號(hào)：Samplefreq為標(biāo)準(zhǔn)的脈沖信號(hào)，Reset是復(fù)位控制信號(hào)，Start是開始測(cè)量信號(hào)；3個(gè)輸出信號(hào)： Endmeasure是結(jié)束測(cè)量信號(hào)(計(jì)數(shù)復(fù)位和轉(zhuǎn)換復(fù)位)，Gate是允許計(jì)數(shù)信號(hào)(即門控信號(hào))，Enableconvert是開始轉(zhuǎn)換信號(hào)?？刂屏鞒淌窍葘?duì)頻率計(jì)復(fù)位，再開始測(cè)量，在Samplefreq信號(hào)的上升沿，Gate信號(hào)使能使計(jì)數(shù)器開始工作，到Samplefreq的下一個(gè)上升沿， Gate反轉(zhuǎn)成低電平使計(jì)數(shù)器停止計(jì)數(shù)，同時(shí)Enableconvert使轉(zhuǎn)換器開始轉(zhuǎn)換二進(jìn)制數(shù)(轉(zhuǎn)換時(shí)間低于1s)。轉(zhuǎn)換結(jié)束后，十進(jìn)制數(shù)經(jīng)過(guò)7段顯示譯碼器譯碼，然后在數(shù)碼管中顯示所測(cè)信號(hào)的頻率。由于Enableconvert信號(hào)的使用使數(shù)碼管數(shù)據(jù)顯示穩(wěn)定，不會(huì)出現(xiàn)閃爍。進(jìn)行下次測(cè)量之前要對(duì)頻率計(jì)進(jìn)行復(fù)位，使數(shù)碼管的數(shù)字顯示清零，為下次顯示做準(zhǔn)備。
本文設(shè)計(jì)的數(shù)字頻率計(jì)有六個(gè)模塊組成：測(cè)頻控制模塊(Control)、十分頻模塊(divfreq)、二進(jìn)制計(jì)數(shù)器模塊(Counter)、鎖存器模塊(Latch)、二進(jìn)制到十進(jìn)制的轉(zhuǎn)換器模塊(Bit2Bcd)、7段顯示譯碼器模塊(Led_encoder)。