基于研華CPCI總線架構(gòu)設(shè)計的實時圖像信號處理平臺

摘要: 本文主要介紹了基于CPCI 總線設(shè)計的實時信號處理業(yè)務(wù)所需的一種專用設(shè)備平臺。平臺基本方案的主要部分是采用DSP+FPGA混用設(shè)計的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計選擇開放式的Compact PCI總線作為基本,采用CPCI標(biāo)準(zhǔn)平臺用于I/O處理。

一. 系統(tǒng)設(shè)計的相關(guān)技術(shù)

1．1 DSP+FPGA混用設(shè)計簡介

為了提高算法效率，實時處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計的。業(yè)務(wù)板以FPGA為處理核心，實現(xiàn)數(shù)字視頻信號的實時圖像處理，DSP實現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實現(xiàn)數(shù)據(jù)通信和存儲實時信號。

首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜，運算速度高，尋址靈活，通信能力強大的要求。所以，我們選擇指令周期短、數(shù)據(jù)吞吐率高、通信能力強、指令集功能完備的DSP。同時也考慮了DSP功耗和開發(fā)支持環(huán)境等要素。

由于從探測儀傳來的低層A/D的信號，其差值預(yù)處理算法的數(shù)據(jù)量大，對處理速度的要求高，但運算結(jié)構(gòu)簡單，選用百萬門級ＦＰＧＡ進(jìn)行硬件實現(xiàn)。

采用DSP＋FPGA混用的硬件系統(tǒng)就把兩者的優(yōu)點結(jié)合到一起，即兼顧了速度和靈活性，又滿足了底層信號處理和高層信號處理的要求。因此，非常適合實時信號處理系統(tǒng)。

實時信號處理系統(tǒng)是指對運算速度要求高、運算種類多、寬帶數(shù)據(jù)傳輸?shù)木C合性信息處理系統(tǒng)。

1．2 系統(tǒng)架構(gòu)設(shè)計簡介

CompactPCI作為PCI總線的電氣、軟件和工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的計算機(jī)標(biāo)準(zhǔn)之一。CompactPCI總線的高速、堅固、可靠、穩(wěn)定，與PCI軟件的良好兼容性，使得它成為工控領(lǐng)域最流行和通用的計算機(jī)接口總線。

CPCI目前最高傳輸速度528MB/s，可用的PCI－X的最高傳輸速度可達(dá)1066MB/s。

在高速堅固，可靠穩(wěn)定的技術(shù)基礎(chǔ)上，本系統(tǒng)設(shè)計了可運用客戶自有協(xié)議的CPCI背板和接口統(tǒng)一、高度模塊化的CPCI業(yè)務(wù)板。

二. 綜合業(yè)務(wù)處理平臺

2．1 簡述

綜合業(yè)務(wù)處理平臺是指在單一平臺實現(xiàn)多路信號預(yù)處理、復(fù)雜圖像算法、圖像顯示、數(shù)據(jù)存儲、系統(tǒng)控制等任務(wù)。這不僅要求硬件必須具備高性能，可以進(jìn)行實時處理，同時，嵌入式的應(yīng)用環(huán)境還要求體積小、重量輕、功能強、可靠性高。完整的系統(tǒng)由以下幾個模塊構(gòu)成：箱體，電源，背板，A/D預(yù)處理板與信號處理板等。

2．2 箱體，電源和背板

箱體采用標(biāo)準(zhǔn)19英寸上架的外型尺寸。內(nèi)部空間:支持2U 4槽CPCI背板;支持2個3U CPCI 電源。箱體背部雙電源輸入接口,通斷式開關(guān)(支持常開)。以便響應(yīng)斷電后系統(tǒng)重啟的要求。3U CPCI電源支持熱插拔；采用和系統(tǒng)一體的智能管理電源背板；支持AC輸入。背板上有4個6U插槽，每個插槽有5個插座：P1,P2,P3,P4,P5。P1,P2為標(biāo)準(zhǔn)PCI,提供5V/3.3V信號環(huán)境。系統(tǒng)槽P3,P3,P5定義按照系統(tǒng)板MIC-3369定義標(biāo)準(zhǔn)。擴(kuò)展槽:P1,P2,P3,P4,P5 采用穿透型長針,前后穿透,配護(hù)套。P1,P2這樣設(shè)計，前插板和后插板都可以根據(jù)實際需求從背板上取得供電。P3,P4,P5提供完善的信號前后路由。此外，3個擴(kuò)展槽的P3之間、P4之間、P5之間設(shè)計為PIN TO PIN連通。這樣設(shè)計，為業(yè)務(wù)板間建立線性擴(kuò)展，上一級處理模塊與下一級模塊通信建立了物理通信端口。