新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

作者: 時(shí)間:2009-12-24 來源:網(wǎng)絡(luò) 收藏

0 引 言
數(shù)字信號(hào)處理主要研究采用數(shù)字序列或符號(hào)序列表示信號(hào),并用數(shù)字計(jì)算方法對(duì)這些序列進(jìn)行處理,以便把信號(hào)變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號(hào)處理中,最常用的變換方法就是離散傅里葉變換(DFT),然而,它的計(jì)算量較大。運(yùn)算時(shí)間長,在某種程度上限制了它的使用范圍??焖俑道锶~變換()的提出使DFT的實(shí)現(xiàn)變得接近實(shí)時(shí),DFT的應(yīng)用領(lǐng)域也得以迅速拓展。它在圖像處理、語音分析、雷達(dá)、聲納、地震、通信系統(tǒng)、遙感遙測(cè)、地質(zhì)勘探、航空航天、生物醫(yī)學(xué)等眾多領(lǐng)域都獲得極其廣泛的應(yīng)用。隨著技術(shù)的高速發(fā)展以及EDA技術(shù)的成熟,采用芯片實(shí)現(xiàn)已經(jīng)顯示出巨大的潛力。
目前用實(shí)現(xiàn)的結(jié)構(gòu)大致分為四種:遞歸結(jié)構(gòu)、結(jié)構(gòu)、并行結(jié)構(gòu)和陣列結(jié)構(gòu)。遞歸結(jié)構(gòu)只利用一個(gè)碟形運(yùn)算單元對(duì)數(shù)據(jù)進(jìn)行規(guī)律的循環(huán)計(jì)算,使用硬件資源較少,但運(yùn)算時(shí)間較長。結(jié)構(gòu)每一級(jí)均采用一個(gè)獨(dú)立的碟形運(yùn)算單元來處理,相對(duì)遞歸結(jié)構(gòu)速度上有所提高,不足之處是增加了延時(shí)用的緩沖存儲(chǔ)器使用量。并行結(jié)構(gòu)對(duì)一級(jí)中的蝶形單元并行實(shí)現(xiàn),陣列結(jié)構(gòu)是將每一級(jí)的蝶形運(yùn)算單元全部并行實(shí)現(xiàn),這兩種結(jié)構(gòu)有很高的運(yùn)算速度,但消耗的資源過大,一般不采用。為了提高運(yùn)算速度,特別是為了適應(yīng)多批數(shù)據(jù)處理,一般采用結(jié)構(gòu)實(shí)現(xiàn)FFT

本文引用地址:http://m.butianyuan.cn/article/191838.htm


1 FFT整體結(jié)構(gòu)設(shè)計(jì)
在FFT算法中,目前大多使用基-2和基-4算法實(shí)現(xiàn)級(jí)聯(lián)結(jié)構(gòu)的FFT,除此之外,也可采用基-8和基-16算法來實(shí)現(xiàn)。隨著基數(shù)的增大,對(duì)于相同點(diǎn)數(shù)的離散數(shù)列,處理器所分的級(jí)數(shù)越少,對(duì)緩沖存儲(chǔ)器的需求也越小,因此考慮采用基-16算法來實(shí)現(xiàn)FFT處理器,但基-16算法只能實(shí)現(xiàn)離散數(shù)列點(diǎn)數(shù)是16的p次冪的FFT。從而,引入混合基思想來改進(jìn)基-16算法。
設(shè)x(n)為N點(diǎn)有限長序列,其DFT為:

式中:n1=0,1,2,…,r1-1;n2=0,1,2,…,r2-1。將頻率變量k(kN)表示為:
k=k1r1+k0
式中:k1=0,1,…r2-1;k0=0,1,…r1-1。
式(1)可變換為:

設(shè)r1=16P,r2=N/16P=2,4,8,式(2)先將原非16的p次冪的N點(diǎn)FFT分解為16P點(diǎn)的FFT;再分解為N/16P點(diǎn)的FFT。首先對(duì)輸入信號(hào)進(jìn)行16P點(diǎn)的FFT運(yùn)算,然后將結(jié)果乘以一個(gè)旋轉(zhuǎn)因子最后將計(jì)算出的數(shù)據(jù)進(jìn)行一次N/16P點(diǎn)FFT運(yùn)算,得到的結(jié)果即為所需要的N點(diǎn)FFT運(yùn)算結(jié)果。這樣處理,既能減少分解的級(jí)數(shù),又能使計(jì)算離散數(shù)列點(diǎn)數(shù)只需是2的整數(shù)次冪即可。以1 024點(diǎn)為例,只需分解成兩級(jí)基-16運(yùn)算模塊和一級(jí)基-4運(yùn)算模塊即可實(shí)現(xiàn),其FFT處理器結(jié)構(gòu)圖如圖1所示。在此結(jié)構(gòu)圖的前端增加/減少基-16運(yùn)算模塊或?qū)⒆詈笠患?jí)基-4運(yùn)算模塊改為基-2或基-8運(yùn)算模塊,就可以實(shí)現(xiàn)其他離散數(shù)列的點(diǎn)數(shù)只需是2的整數(shù)次冪的FFT運(yùn)算。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA FFT 級(jí)聯(lián) 處理器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉