新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的圖像采集模塊的設(shè)計

基于FPGA的圖像采集模塊的設(shè)計

作者: 時間:2009-04-22 來源:網(wǎng)絡(luò) 收藏

為了在內(nèi)部嵌入Nios II軟核,采用Flash存儲器存儲Nios II軟核的程序,作為存儲程序和數(shù)據(jù)的Flash存儲器,要求操作簡單、容量大、接口簡單。兇此,選用TC58FVBl6-OAFT型Flash存儲器。Flash的地址總線,數(shù)據(jù)總線和控制引腳與的控制引腳相連,通過內(nèi)部,掛載到Nios II軟核的Avalon總線,實現(xiàn)讀寫控制。Flash的內(nèi)部主要由存儲陣列和控制邏輯電路、控制寄存器組成,并能產(chǎn)生“忙信號”。
2.3 用EPCSl配置Cyclone系列FPGA
該系統(tǒng)設(shè)計采用Ahera公司的Cyclone系列EPlC6Q240C8型的FPGA。選用EPCSl系列配置器件,在主動串行配置(Active Serial Programming)工作模式配置FPGA。EPCSl是1 Mbit的Ahera專用配置器件.其本質(zhì)是一塊專用Flash,用于保存FPGA的配置信息。Cyclone系列是基于SRAM的FPGA器件,可通過下載電纜在線配置該器件。掉電后。FPGA內(nèi)部配置信息丟失。如果配合相應(yīng)配置器件。FPGA在上電時,從配置器件讀取配置內(nèi)容,這樣即可使用。
2.4 Nios U嵌入式軟核處理器
Nios II是基于哈佛結(jié)構(gòu)的RISC通用嵌入式處理器軟核,能與用戶邏輯相結(jié)合,編程至Ahera的FPGA中。使用Nios II處理器的優(yōu)勢是明顯的,只要FPGA的資源允許,NiosII核在同一FPGA中被植入的數(shù)量無限制,此外Nios II可植入的Ahera FPGA的系列幾乎沒有限制,在這方面,Nios顯然優(yōu)于同類產(chǎn)品一Xilinx的MicroBlaze。另外,在開發(fā)工具的完備性方面、對常用的嵌入式操作系統(tǒng)支持方面,Nios II都優(yōu)于MicroBlaze。就成本而言,Nios II的使用費僅僅是其占用的FPGA的邏輯資源費。因此,選用的FPGA越便宜,則Nios II的使用費就越低。在FPGA內(nèi)部的Nios II創(chuàng)建完成后,需要對Nios II軟核處理器進行編程。利用]Nios II IDE集成調(diào)試環(huán)境編寫調(diào)試程序,最后,程序下載到FPGA內(nèi)部。
2.5 使用嵌入式邏輯分析儀實時測試
為了驗證該系統(tǒng)工作,使用SignalTap II實時測試。通過JTAG把圖像數(shù)據(jù)讀回PC機,實時監(jiān)測卡所采集的圖像數(shù)據(jù)。具體的圖像數(shù)據(jù)的采集驗證如圖6所示。

由圖6看到UV總線和Y總線輸出的幀圖像的各像素點的原始RGB值,在行有效時(HREF為高電平)為41,37,ll(R1,G1,B1);40,44,11(R2,G2,B2)等。

3 結(jié)語
設(shè)計是在深入研究傳統(tǒng)的的基礎(chǔ)上,針對傳統(tǒng)的PCI卡的弊端,設(shè)計適用于便攜式嵌入式系統(tǒng)的圖像采集。該系統(tǒng)實現(xiàn)了圖像原始數(shù)據(jù)采集及緩存,保證了圖像數(shù)據(jù)的連續(xù)和完整性,具有體積小、功耗低、速度快、接口簡單的優(yōu)點。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA 圖像采集 模塊

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉