基于FPGA的圖像采集模塊的設(shè)計(jì)

為了在FPGA內(nèi)部嵌入Nios II軟核，采用Flash存儲(chǔ)器存儲(chǔ)Nios II軟核的程序，作為存儲(chǔ)程序和數(shù)據(jù)的Flash存儲(chǔ)器，要求操作簡(jiǎn)單、容量大、接口簡(jiǎn)單。兇此，選用TC58FVBl6-OAFT型Flash存儲(chǔ)器。Flash的地址總線，數(shù)據(jù)總線和控制引腳與FPGA的控制引腳相連，通過(guò)FPGA內(nèi)部，掛載到Nios II軟核的Avalon總線，實(shí)現(xiàn)讀寫控制。Flash的內(nèi)部主要由存儲(chǔ)陣列和控制邏輯電路、控制寄存器組成，并能產(chǎn)生“忙信號(hào)”。
2．3 用EPCSl配置Cyclone系列FPGA
該系統(tǒng)設(shè)計(jì)采用Ahera公司的Cyclone系列EPlC6Q240C8型的FPGA。選用EPCSl系列配置器件，在主動(dòng)串行配置(Active Serial Programming)工作模式配置FPGA。EPCSl是1 Mbit的Ahera專用配置器件．其本質(zhì)是一塊專用Flash，用于保存FPGA的配置信息。Cyclone系列是基于SRAM的FPGA器件，可通過(guò)下載電纜在線配置該器件。掉電后。FPGA內(nèi)部配置信息丟失。如果配合相應(yīng)配置器件。FPGA在上電時(shí)，從配置器件讀取配置內(nèi)容，這樣即可使用。
2．4 Nios U嵌入式軟核處理器
Nios II是基于哈佛結(jié)構(gòu)的RISC通用嵌入式處理器軟核，能與用戶邏輯相結(jié)合，編程至Ahera的FPGA中。使用Nios II處理器的優(yōu)勢(shì)是明顯的，只要FPGA的資源允許，NiosII核在同一FPGA中被植入的數(shù)量無(wú)限制，此外Nios II可植入的Ahera FPGA的系列幾乎沒(méi)有限制，在這方面，Nios顯然優(yōu)于同類產(chǎn)品一Xilinx的MicroBlaze。另外，在開(kāi)發(fā)工具的完備性方面、對(duì)常用的嵌入式操作系統(tǒng)支持方面，Nios II都優(yōu)于MicroBlaze。就成本而言，Nios II的使用費(fèi)僅僅是其占用的FPGA的邏輯資源費(fèi)。因此，選用的FPGA越便宜，則Nios II的使用費(fèi)就越低。在FPGA內(nèi)部的Nios II創(chuàng)建完成后，需要對(duì)Nios II軟核處理器進(jìn)行編程。利用]Nios II IDE集成調(diào)試環(huán)境編寫調(diào)試程序，最后，程序下載到FPGA內(nèi)部。
2．5 使用嵌入式邏輯分析儀實(shí)時(shí)測(cè)試
為了驗(yàn)證該系統(tǒng)工作，使用SignalTap II實(shí)時(shí)測(cè)試。通過(guò)JTAG把圖像數(shù)據(jù)讀回PC機(jī)，實(shí)時(shí)監(jiān)測(cè)圖像采集卡所采集的圖像數(shù)據(jù)。具體的圖像數(shù)據(jù)的采集驗(yàn)證如圖6所示。

由圖6看到UV總線和Y總線輸出的幀圖像的各像素點(diǎn)的原始RGB值，在行有效時(shí)(HREF為高電平)為41，37，ll(R1，G1，B1)；40，44，11(R2，G2，B2)等。

3 結(jié)語(yǔ)
設(shè)計(jì)是在深入研究傳統(tǒng)的圖像采集模塊的基礎(chǔ)上，針對(duì)傳統(tǒng)的PCI圖像采集卡的弊端，設(shè)計(jì)適用于便攜式嵌入式系統(tǒng)的圖像采集模塊。該系統(tǒng)實(shí)現(xiàn)了圖像原始數(shù)據(jù)采集及緩存，保證了圖像數(shù)據(jù)的連續(xù)和完整性，具有體積小、功耗低、速度快、接口簡(jiǎn)單的優(yōu)點(diǎn)。