新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 睡覺晶體和DLD的關系

睡覺晶體和DLD的關系

作者: 時間:2010-09-28 來源:網(wǎng)絡 收藏

A.概述

這份應用筆記所討論的內(nèi)容適合于通用英晶體諧振器,而文章中的數(shù)字只適用于AT和BT下厚度切變的石英晶體。

陶瓷諧振器也有類似的情況。

B.什么是“”?

在晶體行業(yè)中,“睡覺”晶體是種眾所周知的現(xiàn)象:

因睡覺現(xiàn)象而不起振的晶體,當受到外界的激勵(機械或電子),它會重新工作。然而,過了一段時間之后(通常是指撤掉激勵之后),晶體又會進入“睡眠”狀態(tài)——不起振。

晶體再次進入“睡眠”的時間,是無法估計或預測到的,短則幾分鐘,長則幾個月。

這一現(xiàn)象,可解釋為什么當晶體的用戶檢測到晶體不起振時,退回晶體商檢驗,但報告又顯小晶體是振蕩的原因。最大可能是這些“睡眠”晶體在運輸過程中受到了“沖擊”,“振動”或者是在作不良品分析時使用了“強激勵”因而將“睡眠”晶體弄致“蘇醒”。(注意:造成晶體在退貨時是壞的,而晶體商說是好的原因很多。其中“睡覺”晶體只是其中之一。)

十來年前,一般的晶體振蕩器線路大都工作在低頻和較高的工作電壓下,因而,加給晶體的激勵也比較高(比如是1OOOuW,或更高)。振蕩線路上的高激勵可使這類“蘇醒”,所以,早年的“睡眠”晶體不是什么大問題。不過,盡管高激勵可使這類晶體“蘇醒”但仍需要一段的時間起動(從幾個毫秒到幾秒),因而,有些工程師稱這類晶體為“緩慢起振”的晶體。

現(xiàn)今的振蕩線路對于晶體的要求更高:

低工作電壓的振蕩線路使得晶體工作在較低激勵電平,較高的工作頻率通常有更多的相移也使得晶體工作在較低激勵電平(因負載電容較小),現(xiàn)今的產(chǎn)品需要快速起振,如:VGA顯小卡,USB和PCMICA插卡等帶熱插功能的產(chǎn)品,使用電池供電的裝置,如:超薄型的掌上電腦,移動通訊,無繩電話,節(jié)能型的BP機等,都通常內(nèi)置省電功能,故需要晶體快速起振。

C為什么晶體會睡覺呢

產(chǎn)生“睡覺”晶體的根本原因是:晶體生產(chǎn)過程中受到了污染。

對晶體而言,污染不僅僅是一些灰塵,諸如:微量的水汽,油污和廢氣也都是污染。因此,在生產(chǎn)過程中如想要控制好污染其所要花費的費用是相當高的,而有些污染是很難徹底根治的。

今天,晶體行業(yè)對于“睡覺”晶體的討論仍然是一個熱門研究課題。很多晶體生產(chǎn))一家也正在積極研究。但并不是所有的晶體生產(chǎn)廠家都知道怎樣避免生產(chǎn)出“睡覺”晶體,這也可能是這些廠家不愿意跟晶體用戶討論這一話題的原因。

D有“醫(yī)治”“睡覺”晶體的方法嗎?

不幸地,如果晶體有睡覺的特性,沒有任何方法可“醫(yī)治”。即使“睡覺”晶體被激活,仍然會再次進入“睡眠”狀態(tài)。這些不良晶體的“睡眠”狀態(tài)是晶體的自然而有穩(wěn)定的狀態(tài),在一定的時間內(nèi),當外界作用力撤消之后,它又會返回到這種穩(wěn)定狀態(tài)。這也就是無法“醫(yī)治”的主要原因。

有些晶體生產(chǎn)廠家為了達到“高產(chǎn)出率”,在生產(chǎn)過程中對晶體使用“強激勵”(激勵電平非常高)用以最后測試前弄醒所有睡覺的晶體。這種方法卻允許將一些“睡覺”的晶體出貨給了晶體用戶,而這些晶體遲早還會再次進入“睡眠”狀態(tài)。

同樣原因,使用晶體的用戶也應準確地給出晶體在振蕩線路的激勵電平,以避免晶體生產(chǎn)廠家在進行測試和分選時,因用戶指定的不恰當規(guī)格而使用過高的激勵電平,即:激活那些“睡覺”晶體。比如:如果振蕩線路是工作在50uw,就不應該規(guī)定晶體的生產(chǎn)激勵是1 mw(照搬一些舊的技術指標),否則,你將指導你的晶體生產(chǎn)廠家激活所有睡覺的晶體,而最終通過出廠測試。

請留意,對于現(xiàn)在的晶體及振蕩線路,1mW是一個非常高的激勵.如果你無法檢查出你線路上的實際激勵,可將該帶零件的線路板送到晶體生產(chǎn)廠家來為你測試。

E.怎樣檢測“睡覺”晶體呢?

檢測“睡覺”晶體的主要困難是:一旦“睡覺”晶體被“喚醒”,它便同好的晶體一樣,然而,它再次“睡覺”的時間又無法估計(可能是幾秒、幾分、幾天、或幾個星期)。

我們可以用一個間接的方法測試“睡覺”晶體,即:測試晶體的(激勵電平依賴性)。

晶體激勵電平依賴性產(chǎn)生的原因與“睡覺”晶體的情況相似,都是污染所致,但情況較輕微。

F.激勵電平依賴性

晶體的激勵電平依賴性是指:晶體在不同的激勵下其頻率和電阻的變化量,測試時的高低電平通常相差幾十倍左右。

理想的晶體如下:

在較寬的激勵電平覆蓋范圍內(nèi)(數(shù)十倍的范圍)晶體的電阻和頻率變化非常小,除非激勵電平己超出晶體結構可承受的最高值。請小心注意:當“睡覺”晶體在蘇醒時,表現(xiàn)出來的特性可能和理想的晶體一樣。




就算是激勵電平低于結構所容許的激勵上限,由于生產(chǎn)過程中各種不同污染的影響,使得非理想晶體的電阻和頻率變化較大(電阻變化幾倍,頻率變化幾十個PPm)}



上一頁 1 2 3 下一頁

關鍵詞: DLD 睡覺晶體

評論


技術專區(qū)

關閉