新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 數(shù)字測(cè)試儀下的參數(shù)測(cè)試單元的設(shè)計(jì)

數(shù)字測(cè)試儀下的參數(shù)測(cè)試單元的設(shè)計(jì)

作者: 時(shí)間:2009-05-11 來(lái)源:網(wǎng)絡(luò) 收藏

最后是信號(hào)處理部分,這部分電路主要由高速16位DAC、ADC以及各種運(yùn)算放大器、儀器放大器以及存儲(chǔ)器構(gòu)成,主要進(jìn)行各種測(cè)試、存儲(chǔ)和反饋。

本文引用地址:http://m.butianyuan.cn/article/195864.htm


2 高精度信號(hào)測(cè)量模塊的實(shí)現(xiàn)
要實(shí)現(xiàn)高精度信號(hào)測(cè)量模塊,必須具有高精度的DAC和ADC轉(zhuǎn)換芯片,這里采用了TI公司的DAC702和ADI公司的AD976來(lái)進(jìn)行16位精度的信號(hào)輸出和回采。測(cè)量模塊原理如圖3所示,搭配了5個(gè)千分之一精度的精密電阻:50Ω、500Ω、50kΩ、500kΩ和5MΩ來(lái)劃分不同的測(cè)試范圍。為了保證足夠的測(cè)試精度,本測(cè)量單元還專(zhuān)門(mén)劃分JDQF和JDQS,使得整個(gè)測(cè)試系統(tǒng)具備Kelvin連接要素,可以分別向DUT(待測(cè)單元)提供FORCE線、SENCE線、LOW FORCE和LOW SENCE線,具備了當(dāng)負(fù)載為小電阻情況下進(jìn)行精確測(cè)量的能力。

軟件設(shè)計(jì)
1 通信協(xié)議
與傳統(tǒng)不同,該采用了Altera系列的FPGA芯片作為主控制芯片,這意味著該測(cè)試系統(tǒng)無(wú)法借助MCU核自身的指令系統(tǒng)來(lái)簡(jiǎn)化整個(gè)系統(tǒng)的指令系統(tǒng)。本的內(nèi)部指令,全部采用了自定義的指令系統(tǒng),能夠完整的對(duì)系統(tǒng)測(cè)試時(shí)的各個(gè)動(dòng)作進(jìn)行操作和切換,同時(shí)可以靈活地根據(jù)客戶需要進(jìn)行各種設(shè)計(jì)和改進(jìn),不會(huì)因?yàn)槭芟抻贛CU內(nèi)核而出現(xiàn)系統(tǒng)瓶頸,在整個(gè)設(shè)計(jì)中具備了非常強(qiáng)的自主知識(shí)產(chǎn)權(quán)。

圖3 測(cè)量模塊原理圖


整個(gè)測(cè)試儀是基于PLX9054芯片進(jìn)行的32位數(shù)據(jù)的PCI通信。為了協(xié)同整個(gè)測(cè)試系統(tǒng)控制,的控制設(shè)備采用了32位PCI數(shù)據(jù)中的24位作為內(nèi)部總線來(lái)控制各種測(cè)試動(dòng)作,實(shí)現(xiàn)控制狀態(tài)的轉(zhuǎn)換。整個(gè)數(shù)據(jù)流如圖4所示,每個(gè)數(shù)據(jù)包包含了24位數(shù)據(jù),其中高8位定義為地址碼,用來(lái)解釋整個(gè)系統(tǒng)的各種操作,包含了和模擬參數(shù)測(cè)試的各個(gè)動(dòng)作。低16位為測(cè)試數(shù)據(jù)位,用來(lái)傳輸測(cè)試必須的各種數(shù)據(jù)。
其中,參數(shù)測(cè)量的指令包含了FVPMU加電壓測(cè)量指令,該指令包含了5個(gè)命令地址:0011_1100、0011_1101、0011_1110、0011_1111、0100_0000依次表示測(cè)量中選取采樣電阻命令、加壓命令、電流保護(hù)命令、上限電流和下限電流保護(hù)命令。此外參數(shù)測(cè)量指令還有類(lèi)似的FIPMU加電流測(cè)量指令等各種測(cè)量指令。

圖4 數(shù)據(jù)流格式



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉