新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 業(yè)界動(dòng)態(tài) > 臺(tái)積電計(jì)劃在2020年推出5nm芯片生產(chǎn)線

臺(tái)積電計(jì)劃在2020年推出5nm芯片生產(chǎn)線

作者: 時(shí)間:2016-01-21 來(lái)源:泡泡網(wǎng) 收藏

  芯片制造工藝的提高有助于降低功耗并提升性能,目前三星和均已經(jīng)可以以14nm/16nm工藝制造芯片,而據(jù)報(bào)道,正計(jì)劃最早在2020上半年推出工藝制造技術(shù)。此外,7nm工藝的芯片也有望在2018年早些時(shí)候量產(chǎn)。如果他們的進(jìn)度靠譜,就意味著2年間的芯片尺寸縮減會(huì)達(dá)到50%。

本文引用地址:http://m.butianyuan.cn/article/201601/286068.htm

  

 

  開發(fā)7nm以下芯片的制造過(guò)程是相當(dāng)棘手的,但將答案寄托在了極紫外光刻(UAV)技術(shù)上。該公司稱,他們已經(jīng)在這方面取得了“重大進(jìn)展”,并預(yù)計(jì)延伸至技術(shù)的生產(chǎn)。

  從現(xiàn)在到7nm技術(shù)推出之前,臺(tái)積電計(jì)劃先在2016年1季度時(shí)下線首款10nm設(shè)計(jì),而全新的16nm FinFETch Compact(FFC)工藝也有望在今年亮相,以帶來(lái)更好的能耗與成本表現(xiàn)。



關(guān)鍵詞: 臺(tái)積電 5nm

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉