高階封測(cè)技術(shù)或?qū)⑻羝鸪侥柖傻慕巧?/h1>

作者： 時(shí)間：2016-06-08 來源：蘋果日?qǐng)?bào)

• 加入技術(shù)交流群
  • 
    掃碼加入
    和技術(shù)大咖面對(duì)面交流
    海量資料庫查詢

收藏

編者按：半導(dǎo)體業(yè)晶圓制程即將達(dá)到瓶頸，也就代表摩爾定律可能將失效，整個(gè)半導(dǎo)體行業(yè)已經(jīng)開始變革，封測(cè)也不例外。

　　未來晶圓廠勢(shì)必向下整合到封測(cè)廠，在晶圓制程無法繼續(xù)微縮下，封測(cè)業(yè)將暫時(shí)以系統(tǒng)級(jí)封裝等技術(shù)將芯片做有效整合，提高芯片制造利潤，挑起超越摩爾定律的角色，日月光、矽品及力成積極布局。

本文引用地址：http://m.butianyuan.cn/article/201606/292396.htm

　　臺(tái)灣半導(dǎo)體協(xié)會(huì)理事長盧超群指出，未來半導(dǎo)體將要做3D垂直堆棧，全球半導(dǎo)體產(chǎn)業(yè)未來會(huì)朝向類摩爾定律成長。

　　晶圓微縮將達(dá)瓶頸

　　矽品研發(fā)中心副總經(jīng)理馬光華表示，未來單一芯片已經(jīng)無法繼續(xù)縮小情況下，或著是說縮小的成本價(jià)格已經(jīng)超越經(jīng)濟(jì)效益，這時(shí)候就必須透過封裝技術(shù)，來提升芯片的性能效益，好比日月光系統(tǒng)級(jí)封裝(SiP)技術(shù)或晶圓級(jí)封裝等。

　　馬光華指出，所謂晶圓級(jí)封裝就是將整片晶圓直接進(jìn)行封裝及測(cè)試，過程中少掉部分封裝材料，制作起來的IC(集成電路)會(huì)相對(duì)較薄，而所謂的扇出型晶圓級(jí)封裝也就是直接在晶圓上進(jìn)行扇出封裝，能將材料再節(jié)省3成，同時(shí)芯片能更薄。

　　未來還有面板級(jí)封裝，馬光華解釋，面板級(jí)封裝也就是直接利用面板進(jìn)行封裝，相較在12寸晶圓上切割I(lǐng)C，能更有效率且節(jié)省成本，等到扇出型封裝在面板上成熟后，就會(huì)出現(xiàn)面板級(jí)系統(tǒng)級(jí)封裝。

　　面板級(jí)封裝省成本

　　現(xiàn)在各大廠無不瞄準(zhǔn)先進(jìn)制程封裝，以提升封測(cè)質(zhì)量，更要甩開對(duì)手，其中日月光正在積極布局扇出型封裝及系統(tǒng)級(jí)封裝，先前日月光還取得DECATECHNOLOGIES的扇出型晶圓級(jí)封裝制程技術(shù)與專利授權(quán)。

　　力成董事長蔡篤恭表示，由于未來產(chǎn)品發(fā)展將朝向輕薄短小，不過摩爾定律面臨極限后，就必須采取先進(jìn)封裝技術(shù)彌補(bǔ)這方面的不足，不論是2.5D、3D或是扇出型(Fanout)封裝等，力成所有設(shè)備都準(zhǔn)備好了。

　　封測(cè)業(yè)人士指出，目前不論是在邏輯IC上抑或是NANDFlash上，都需要3D堆棧技術(shù)，才能讓芯片效益發(fā)揮最大化，也才能達(dá)到輕薄短小的程度。