新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn)

混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn)

作者: 時(shí)間:2016-09-12 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:隨著電子對(duì)抗技術(shù)的快速發(fā)展,在有源式干擾機(jī)中需要用到數(shù)字。通過(guò)對(duì)產(chǎn)生隨機(jī)序列的原理研究,本文提出了一種利用產(chǎn)生的方法。該方法在PC主控端的控制下,采用ROM查找表的方式實(shí)現(xiàn)信號(hào)的產(chǎn)生。在的原理基礎(chǔ)上,設(shè)計(jì)利用 MATLAB和QuartusⅡ軟件對(duì)設(shè)計(jì)的發(fā)生器進(jìn)行仿真驗(yàn)證。應(yīng)用Verilog HDL語(yǔ)言實(shí)現(xiàn)模塊功能性,本設(shè)計(jì)采用Altera公司的StratixⅣ芯片EP4SGX230KF40C4ES。實(shí)驗(yàn)結(jié)果顯示,本設(shè)計(jì)得到了穩(wěn)定輸出的數(shù)字高斯白噪聲信號(hào)。

本文引用地址:http://m.butianyuan.cn/article/201609/303580.htm

關(guān)鍵詞:高斯白噪聲;;;

電子戰(zhàn)是戰(zhàn)場(chǎng)敵對(duì)雙方保護(hù)電磁譜為己所用同時(shí)防止被敵所用的科學(xué)藝術(shù)。電子戰(zhàn)包括電子支持措施(ESM)、電子對(duì)抗措施(ECM)、電子反對(duì)抗措施 (ECCM)。電子干擾是電子對(duì)抗的重要組成部分之一,而有源壓制式干擾是電子干擾中的一種常用手段。有源壓制式干擾一般采用噪聲調(diào)制,目的是盡可能大地降低被干擾雷達(dá)接收機(jī)中的信噪比,從而降低雷達(dá)的發(fā)現(xiàn)概率。在壓制式噪聲干擾中,噪聲干擾都是采用隨機(jī)噪聲信號(hào)對(duì)VCO進(jìn)行調(diào)制的干擾。因此在電子對(duì)抗領(lǐng)域里,噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號(hào)已經(jīng)成為一個(gè)重要的研究領(lǐng)域。

隨著技術(shù)的高速發(fā)展,數(shù)字噪聲發(fā)生器的性能也得到了快速的發(fā)展。相對(duì)于傳統(tǒng)的物理噪聲發(fā)生器,基于FPGA的硬件電路噪聲發(fā)生器具有實(shí)現(xiàn)簡(jiǎn)單方便靈活,易于擴(kuò)展的優(yōu)勢(shì)。文獻(xiàn)提出了一種基于M序列的高斯白噪聲產(chǎn)生方法,該設(shè)計(jì)選取3個(gè)線性反饋移位寄存電路(LFSR),每個(gè)時(shí)鐘生成一個(gè)32bit的均勻分布的隨機(jī)數(shù),序列具有的周期大約為288,足以滿足實(shí)際工程需要。但是在該設(shè)計(jì)中1片F(xiàn)PGA內(nèi)集成了均勻分布白噪聲模塊,F(xiàn)IR數(shù)字低通濾波器,均值和方差控制電路,耗費(fèi)FPGA資源較多,結(jié)構(gòu)較為復(fù)雜。

文獻(xiàn)介紹了混合同余法和中心極限定理,論證了在此方法上可以產(chǎn)生服從正態(tài)分布統(tǒng)計(jì)特性的隨機(jī)數(shù)。本文在此基礎(chǔ)上,提出了一種基于混合同余法的FPGA隨機(jī)噪聲發(fā)生電路設(shè)計(jì)。設(shè)計(jì)通過(guò)主控端控制FPGA從直接波形ROM中讀取數(shù)據(jù),節(jié)省了FPGA片內(nèi)的加法器和乘法器資源,結(jié)構(gòu)簡(jiǎn)單,可靠性高。

1 混合同余法原理介紹

通過(guò)同余運(yùn)算生成偽隨機(jī)數(shù)的方法稱為同余法,常用的同余法包括加同余法、乘同余法、混合同余法、除同余法。其中乘同余法和混合同余法的性能更好,有速度快、內(nèi)存省、周期長(zhǎng)、統(tǒng)計(jì)特性好等優(yōu)點(diǎn)?;旌贤喾ㄊ荓ehmer在1951年提出的,混合同余法是加同余法和乘同余法的混合形式,其迭代式如下:

a.jpg

式(1)中a為乘子,xo為種子,b為常數(shù),M為模?;旌贤喾ㄊ且环N遞歸算法,即先提供一個(gè)種子x0,逐次遞歸即得到一個(gè)不超過(guò)模M的整數(shù)數(shù)列。集合 {xn}是由0到M-1的全部整數(shù)重新排列而成。當(dāng)b=0時(shí),稱此算法為乘同余法;若b≠0,則稱算法為混合同余法。xn是在(0,M)內(nèi)服從均勻分布的隨機(jī)變量,Rn則是在(0,1)內(nèi)服從均勻分布的隨機(jī)變量。式中x0,a,b,M的取值并不是隨意的,模M大小是發(fā)生器周期長(zhǎng)短的主要標(biāo)志,常見的M為素?cái)?shù),取b為M的原根,則周期T=M-1。試驗(yàn)統(tǒng)計(jì)表明,用以下參數(shù)進(jìn)行混合同余法產(chǎn)生的隨機(jī)序列的統(tǒng)計(jì)特性較好:

b.jpg

混合同余法產(chǎn)生的隨機(jī)序列具有以下特點(diǎn):

1)xn重復(fù)周期較小,由于xn取值在(0,M)內(nèi),其周期,T≤M,T受x0,a,b,M值的影響。另外,在編程時(shí),浮點(diǎn)運(yùn)算也會(huì)對(duì)T產(chǎn)生影響。

2)用此方法產(chǎn)生的隨機(jī)序列,在一個(gè)周期內(nèi)任意兩個(gè)隨機(jī)數(shù)不可能相等,這往往與實(shí)際情況不相符。

經(jīng)Hull和Dobell證明,只有x0,a,b,M滿足以下一些關(guān)系才能實(shí)現(xiàn)周期最大化,即T=M,條件如下:

1)b與M互質(zhì)(或互素,即它們的最大公約數(shù)為1)2)設(shè)q為某一質(zhì)數(shù),M分別能被q和4整除,且a-1能被q和4整除產(chǎn)生具有最大周期的偽隨機(jī)序列的混合同余法算法為:

c.jpg

由于M=2k,k≥2時(shí),M只有一個(gè)素?cái)?shù)因子2,且4也是M的因子,此時(shí)a=4n+1,正好滿足了T=M的第二個(gè)條件;而此時(shí)b=2m+1,剛好與M互質(zhì),即滿足T=M的第一個(gè)條件。

可以看出,混合同余法產(chǎn)生的隨機(jī)序列最多只能有M個(gè)不同的取值。為了獲得長(zhǎng)周期的隨機(jī)數(shù)序列,應(yīng)盡可能取大的M值,并合理選擇其它參數(shù)。

利用混合同余法產(chǎn)生的是在(a,b)區(qū)間上均勻分布的隨機(jī)序列,再根據(jù)中心極限定理,就可以得到服從正態(tài)分布的隨機(jī)序列。由獨(dú)立同分布中心極限定理有:設(shè)隨機(jī)變量X1,X2…Xn相互獨(dú)立,服從同一分布,且具有數(shù)學(xué)期望和方差:

d.jpg

e.jpg

2 方案設(shè)計(jì)

本文設(shè)計(jì)的高斯白噪聲發(fā)生器的系統(tǒng)結(jié)構(gòu)框圖如圖1所示,首先在PC控制端根據(jù)式(17),應(yīng)用MATLAB產(chǎn)生需要的高斯白噪聲數(shù)據(jù)并存入ROM表,計(jì)數(shù)器模塊在FPGA的控制下從ROM表中讀出數(shù)據(jù)送往DAC,通過(guò)數(shù)模轉(zhuǎn)換就可以得到高斯白噪聲。

f.jpg

下面對(duì)噪聲發(fā)生器設(shè)計(jì)的各個(gè)部分進(jìn)行分析,并在FPGA中仿真實(shí)現(xiàn)。

3 系統(tǒng)仿真

在PC主控端,利用MATLAB工具基于混合同余法產(chǎn)生高斯白噪聲數(shù)據(jù)。圖2是MATLAB仿真結(jié)果圖,分別繪出了利用混合同余法時(shí)產(chǎn)生的均勻分布序列和在均勻序列基礎(chǔ)上產(chǎn)生的正態(tài)分布序列,以及它們的頻率分布情況。從仿真結(jié)果可以看出,仿真生成的隨機(jī)序列的統(tǒng)計(jì)特性和單位正態(tài)分布十分吻合。產(chǎn)生的高斯白噪聲滿足噪聲隨機(jī)性和統(tǒng)計(jì)特性的要求,在PC主控端可以通過(guò)改變均值,方差和種子值,從而得到不同的服從正態(tài)分布統(tǒng)計(jì)特性樣本,從而產(chǎn)生滿足各種需要的高斯白噪聲。將MATLAB仿真生成的隨機(jī)信號(hào)數(shù)據(jù)保存成mif文件,存入ROM表中供FPGA讀取使用。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉