新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

作者: 時(shí)間:2016-09-12 來源:網(wǎng)絡(luò) 收藏

在高精度定位系統(tǒng)中,目標(biāo)信號(hào)是超短脈寬的脈沖,有很寬的帶寬,為了對(duì)這種寬帶信號(hào)進(jìn)行處理,我們要求如下兩個(gè)條件。1)設(shè)計(jì)應(yīng)該實(shí)現(xiàn)超高的采樣率。對(duì)于定位系統(tǒng),恢復(fù)較好的脈沖波形以獲得較高時(shí)間分辨率信息是非常有必要的,這就需要超高的采樣率。等效采樣率與信號(hào)重復(fù)頻率和采樣時(shí)鐘有關(guān)。2)系統(tǒng)應(yīng)該提供足夠的模擬帶寬來處理信號(hào)以防止失真。

本文引用地址:http://m.butianyuan.cn/article/201609/303779.htm

現(xiàn)有對(duì)UWB脈沖信號(hào)的采樣方法有3種:直接采樣、頻域采樣、順序欠采樣。對(duì)于直接采樣,由于每個(gè)的輸入信號(hào)帶寬非常大,會(huì)導(dǎo)致的采樣保持電路難于設(shè)計(jì);的采樣結(jié)果受采樣時(shí)鐘抖動(dòng)影響較大,因此采樣時(shí)鐘必須達(dá)到較高的精確度;同時(shí),當(dāng)實(shí)現(xiàn)較高的等效采樣率時(shí),會(huì)需要較多的ADC,資源開銷大。此外,當(dāng)UWB系統(tǒng)受到窄帶信號(hào)干擾時(shí),就必須提高時(shí)間交替ADC的動(dòng)態(tài)范圍,來保證的性能。與直接采樣相比,頻域采樣對(duì)時(shí)鐘抖動(dòng)則不敏感。但是濾波器組設(shè)計(jì)復(fù)雜。順序欠采樣是通過兩個(gè)參考時(shí)鐘振蕩器來實(shí)現(xiàn)的。假設(shè)f0= 9.999 000 MHz,f0+△f=10 MHz,那么順序欠采樣重構(gòu)一個(gè)脈沖信號(hào)所需時(shí)間為1 ms,可以達(dá)到的等效采樣率為99.99 GHz。其與需求的差距為:重構(gòu)信號(hào)所需時(shí)間長,容易受到時(shí)鐘抖動(dòng)的影響。

為了解決帶寬與采樣率這一矛盾,本文設(shè)計(jì)一款基于的UWB信號(hào)。通過超寬帶跟蹤保持器(帶寬為5 GHz)與低采樣率的ADC(500MSPS)配合工作可以實(shí)現(xiàn)帶寬為5 GHz,等效采樣率最大為200 GHz的超寬帶信號(hào)接收。該技術(shù)將為分離載荷通信與定位技術(shù)的實(shí)現(xiàn)提供有力的支持。

1 總體設(shè)計(jì)

基于的脈沖式超寬帶系統(tǒng)架構(gòu)如圖1所示。它包括一個(gè)跟蹤保持放大器、一個(gè)ADC和一個(gè)。實(shí)際的ADC有一個(gè)固有的帶寬限制,這與ADC可達(dá)到的最高采樣率有關(guān)。因?yàn)锳DC的采樣率相對(duì)較低,ADC的模擬帶寬可能無法覆蓋UWB脈沖的帶寬。因此考慮在ADC之前放置一個(gè)采樣保持放大器(模擬帶寬5 GHz)以對(duì)輸入的帶通信號(hào)進(jìn)行直接采樣,可有效地將輸入信號(hào)轉(zhuǎn)化為ADC需要的低通頻率。

基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

為了檢測(cè)幾百皮秒級(jí)(300 ps或3 GHz帶寬)的窄脈沖,ADC的采樣率至少為6 GS/s才能滿足奈奎斯特準(zhǔn)則,然而這樣高性能的ADC在大多數(shù)的應(yīng)用中要么是無法買到,要么是太昂貴。文中致力于解決這個(gè)問題,通過采樣時(shí)鐘產(chǎn)生技術(shù)、高速ADC技術(shù)和數(shù)據(jù)拼接與處理技術(shù)來實(shí)現(xiàn)對(duì)UWB脈沖信號(hào)的無失真采樣。超寬帶系統(tǒng)接收機(jī)架構(gòu)中使用跟蹤保持器使器的模擬帶寬達(dá)到了5 GHz,利用和低采樣率的ADC即可等效實(shí)現(xiàn)8 GS/s的采樣率。其原理框圖如圖2所示,橫軸箭頭對(duì)應(yīng)的時(shí)間為采樣時(shí)刻。

基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

發(fā)射的UWB信號(hào)重復(fù)頻率為1 MHz,其脈沖重復(fù)時(shí)間為1μs。所用的ADC采樣率為320 MS/s,那么采樣間隔為3.125 ns,而UWB脈沖寬度為1 ns。ADC首先對(duì)第一個(gè)周期的脈沖進(jìn)行采樣,然后送入中存儲(chǔ),然后在下一個(gè)脈沖周期延時(shí)125 ps后再對(duì)UWB脈沖信號(hào)采樣、存儲(chǔ);那么經(jīng)過25個(gè)周期延時(shí)24次(每次延時(shí)以125 ps遞增)即可得到25組樣本值,每組樣本選取40個(gè)采樣值。利用數(shù)據(jù)拼接與處理技術(shù),即可得到一個(gè)UWB脈沖周期的全部信息,即可實(shí)現(xiàn)對(duì)脈寬為1ns的UWB信號(hào)的無失真采樣。這樣,等效采樣間隔為125 ps,即等效采樣率為8 GS/s。這種采樣方法就是以時(shí)間資源為代價(jià)來獲取8GS/S的等效采樣率。

2 系統(tǒng)硬件設(shè)計(jì)

該系統(tǒng)分為4個(gè)部分:射頻前端,ADC/時(shí)鐘配置,數(shù)字硬件以及外部接口。

2.1 射頻前端

射頻前端包括單端轉(zhuǎn)差分部分,以及跟蹤保持放大器。單端轉(zhuǎn)差分部分利用ETC1-1-13TR傳輸線變壓器進(jìn)行轉(zhuǎn)換,該變壓器阻抗比為1:1,工作頻率為4.5~3 000 MHz。為了擴(kuò)展高速AD轉(zhuǎn)換的模擬帶寬以及高頻線性度,在ADC之前加上HMC760LC4B跟蹤保持放大器。該放大器具有5 GHz的輸入帶寬,最大采樣率為4 GS/s。為了在采樣時(shí)鐘到來之前跟蹤保持放大器保持住數(shù)據(jù),需要跟蹤保持放大器的采樣時(shí)鐘領(lǐng)先ADC采樣時(shí)鐘一個(gè)時(shí)間間隔。

2.2 ADC/時(shí)鐘配置

高速數(shù)據(jù)采集系統(tǒng)中,AD轉(zhuǎn)換芯片是模擬和數(shù)字的轉(zhuǎn)換中介,因此很大程度上決定了整個(gè)系統(tǒng)的性能。然而AD轉(zhuǎn)換的性能很大程度上又受到采樣時(shí)鐘的制約,傳統(tǒng)的時(shí)鐘電路都難提供高速ADC芯片所要求的低抖動(dòng)、高速度的時(shí)鐘。

本采集系統(tǒng)中ADC芯片ADS5463要求的采樣時(shí)鐘為320 MHz的高速差分時(shí)鐘,差分形式為低電壓偽發(fā)射極耦合邏輯電平LVPECL。因此,系統(tǒng)對(duì)采樣時(shí)鐘的抖動(dòng)十分敏感,而采用差分時(shí)鐘可以比采用單端時(shí)鐘有更好的噪聲抑制功能,同時(shí),采用差分時(shí)鐘,可以減小時(shí)鐘的抖動(dòng),提高SNR,從而獲得更好的系統(tǒng)性能。本文使用內(nèi)部的增強(qiáng)型PLL或者快速PLL對(duì)系統(tǒng)時(shí)鐘倍頻產(chǎn)生采樣時(shí)鐘,采樣時(shí)鐘最大為500 MHz。該系統(tǒng)采用變換采樣的原理對(duì)UWB脈沖周期信號(hào)進(jìn)行采樣,需要在每一個(gè)脈沖重復(fù)周期內(nèi)進(jìn)行(等效采樣率的倒數(shù))的延時(shí)。延時(shí)芯片選用sy8929 7u,該芯片為雙通道可編程延時(shí)線,每個(gè)通道的延時(shí)范圍為2~7 ns,可編程延時(shí)增量為5 ps。延時(shí)變化基于串行可編程接口(SCLK,SDATA和SLOAD),每個(gè)通道的控制字為10 bit。為了增加延時(shí),可以將多個(gè)sy89297u串聯(lián)起來使用。

2.3 數(shù)字硬件

的并行性處理方式,使得FPGA成為高速ADC芯片高速數(shù)據(jù)流進(jìn)行接收、緩存處理的理想方案,同時(shí),這也是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵。該系統(tǒng)采用芯片XC5VLX30—1FFG676I。該芯片array為,slice為4 800,最大可分配RAM為320 kb,最大高速I/O為400個(gè),特別適合高速率大數(shù)據(jù)容量的處理。本文脈沖重復(fù)頻率為1 MHz,AD的采樣率為320MHz,那么在一個(gè)脈沖重復(fù)周期內(nèi)將有320個(gè)采樣點(diǎn),但是由于一個(gè)周期內(nèi)脈沖的占空比較小,為了減小資源的占用,降低數(shù)據(jù)率,在每個(gè)周期內(nèi)只取那些有脈沖的采樣點(diǎn)進(jìn)行存儲(chǔ)。在數(shù)據(jù)進(jìn)行存儲(chǔ)時(shí),需要將數(shù)據(jù)進(jìn)行拼接,然后再順序進(jìn)行讀取。為了降低數(shù)據(jù)的速率,還需要對(duì)數(shù)據(jù)進(jìn)行非相干累加,這樣就可以通過外部端口進(jìn)行輸出,在這里我們選用USB端口與PC連接,通過控制上位機(jī),可以在電腦上進(jìn)行數(shù)據(jù)的分析。


上一頁 1 2 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉