新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 應(yīng)用混合游程編碼的SOC測試數(shù)據(jù)壓縮方法

應(yīng)用混合游程編碼的SOC測試數(shù)據(jù)壓縮方法

作者: 時(shí)間:2017-06-04 來源:網(wǎng)絡(luò) 收藏

提出了一種有效的基于的測試/ 解壓縮的算法: 混合, 它具有壓縮率高和相應(yīng)解碼電路硬件開銷小的突出特點(diǎn). 另外, 由于編碼算法的壓縮率和測試數(shù)據(jù)中不確定位的填充策略有很大的關(guān)系, 所以為了進(jìn)一步提高測試壓縮編碼效率, 本文還提出一種不確定位的迭代排序填充算法. 理論分析和對(duì)部分ISCAS89 benchmark 電路的實(shí)驗(yàn)結(jié)果證明了混合和迭代排序填充算法的有效性 。

本文引用地址:http://m.butianyuan.cn/article/201706/348297.htm

應(yīng)用混合游程編碼的SOC測試方法.pdf



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉