一種基于VC＋＋程序的FPGA重配置方案設(shè)計(jì)

引言

隨著大規(guī)模集成電路的快速發(fā)展，系統(tǒng)設(shè)計(jì)已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率，使有限的資源可以實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計(jì)。利用現(xiàn)場可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù)，從而實(shí)現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是硬件設(shè)計(jì)者根據(jù)需求設(shè)計(jì)生成配置數(shù)據(jù)流，然后通過專用配置芯片對(duì)FPGA進(jìn)行配置，例如通過下載電纜將配置數(shù)據(jù)流存儲(chǔ)到FPGA配置存儲(chǔ)芯片中，該方法的整個(gè)過程需要芯片廠商的專用軟件參與。因此，該配置方法對(duì)依賴下載電纜，適合于產(chǎn)品研制過程中下載配置操作，且有一定的局限性，不適用對(duì)產(chǎn)品應(yīng)用中的系統(tǒng)升級(jí)或系統(tǒng)重構(gòu)。

結(jié)合對(duì)FPGA重配置方案的軟硬件設(shè)計(jì)，本文通過PC機(jī)并通過總線(如PCI總線)將配置數(shù)據(jù)流下載到硬件功能模塊的有關(guān)配置芯片，從而完成配置FPGA的全過程。該方法的軟件部分基于Visual C++的開發(fā)環(huán)境，并用C++語言開發(fā)動(dòng)態(tài)連接庫，以用于軟件設(shè)計(jì)應(yīng)用程序部分的調(diào)用。文中詳述了上層用戶對(duì)配置文件的處理、調(diào)用動(dòng)態(tài)連接庫中的發(fā)送函數(shù)、將配置數(shù)據(jù)流發(fā)送給硬件的軟件設(shè)計(jì)過程，并通過建立用戶與硬件的握手聯(lián)系，來提高配置數(shù)據(jù)的傳輸率。

1 FPGA的可重配置硬件方案

本文給出的設(shè)計(jì)方案將FPGA的配置程序文件看作一個(gè)“對(duì)象”，邏輯設(shè)計(jì)者先將所要完成的工作程序生成這樣的一個(gè)“對(duì)象”，然后由上位機(jī)通過某種通訊接口模塊及邏輯控制模塊，將其下傳到FPGA的配置芯片中來完成FPGA器件的重新配置，即通過對(duì)FPGA邏輯的重配置來完成系統(tǒng)的重構(gòu)或升級(jí)。邏輯設(shè)計(jì)者最終通過上位機(jī)用戶界面的簡單操作，即可完成硬件功能模塊的工作方式重構(gòu)，其可重配置的系統(tǒng)硬件結(jié)構(gòu)框圖如圖1所示。

圖1中借用原系統(tǒng)DSP處理器的控制功能來完成上位機(jī)控制命令及下載數(shù)據(jù)的接收，上位機(jī)與系統(tǒng)之間采用PCI總線接口。上位機(jī)命令由DSP處理器進(jìn)行解析，并隨后發(fā)送到配置芯片控制器中，配置芯片控制器可由CPLD器件構(gòu)成，它的編程采用EEPROM或FLASH技術(shù)，且無需外部存儲(chǔ)器芯片。

在設(shè)計(jì)中，上位機(jī)通過PCI總線建立通信并發(fā)送配置命令及數(shù)據(jù)至DSP，DSP以串行方式通知配置芯片控制器發(fā)送控制命令以及要進(jìn)行配置的數(shù)據(jù)包，同時(shí)，配置芯片控制器在解析命令后，還應(yīng)執(zhí)行相應(yīng)的操作，并完成FPGA配置芯片所需的下載時(shí)序及配置數(shù)據(jù)。配置芯片的數(shù)據(jù)下載過程稱為編程操作，編程完成后，再啟動(dòng)配置操作，即可進(jìn)行FPGA從配置芯片讀取新的系統(tǒng)配置程序過程。與常用的FPGA配置方法相比較，本文所采用的FPGA可重構(gòu)設(shè)計(jì)的硬件結(jié)構(gòu)更加簡單，用戶操作也更加方便，而且在對(duì)FPGA的配置芯片寫入配置程序數(shù)據(jù)的時(shí)候，并不會(huì)影響到FPGA的繼續(xù)工作，系統(tǒng)重構(gòu)的時(shí)隙也更小。

DSP控制程序一般采用中斷等待的設(shè)計(jì)思想，處理器上電啟動(dòng)后，首先對(duì)自身的工作方式進(jìn)行設(shè)置，然后對(duì)系統(tǒng)各個(gè)功能模塊進(jìn)行初始化操作，使其工作在一個(gè)確定的已知狀態(tài)下。之后，在完成系統(tǒng)的初始化以后，DSP程序進(jìn)入空閑等待狀態(tài)，直到標(biāo)志著上層命令已送達(dá)控制邏輯的中斷信號(hào)有效，程序再從空閑等待狀態(tài)進(jìn)入中斷服務(wù)程序，然后判斷是系統(tǒng)配置命令，還是其他工作命令。若接收到配置命令，則進(jìn)入串口中斷服務(wù)程序，隨后判斷配置命令的類別，并進(jìn)入相應(yīng)的子函數(shù)程序，包括配置模式、用戶模式、擦除、擦除延時(shí)、寫數(shù)據(jù)等多個(gè)子函數(shù)。配置模式是指系統(tǒng)通過發(fā)送控制命令來獲取FPGA配置芯片的數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線以及片選信號(hào)線的控制權(quán)，從而進(jìn)行讀寫操作。調(diào)用配置模式子函數(shù)后，發(fā)送不同的命令控制字，便可以選擇配置不同的配置器件。

本系統(tǒng)中的邏輯電路平臺(tái)由2片Altra公司FPGA芯片構(gòu)成，其對(duì)應(yīng)的配置芯片分別為EPCS16和EPCS1器件，設(shè)計(jì)中，可以分別為這兩片配置芯片設(shè)置各自的32位控制字。用戶模式子函數(shù)可在系統(tǒng)對(duì)EPCS配置芯片的寫數(shù)據(jù)操作完成后，通過系統(tǒng)發(fā)送控制命令來釋放配置芯片EPCS的數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線以及片選信號(hào)線的控制權(quán)，這樣，F(xiàn)PGA將恢復(fù)到用戶所設(shè)置的工作模式。

2 可重配置軟件方案

用戶發(fā)送配置數(shù)據(jù)流到EPCS對(duì)FPGA進(jìn)行配置的結(jié)構(gòu)圖如圖2所示，其中PC機(jī)部分為上位機(jī)配置控制的用戶軟件宿主。配置控制軟件主要包括用戶應(yīng)用程序(Win32應(yīng)用程序)、儀器驅(qū)動(dòng)程序、總線驅(qū)動(dòng)程序三部分，總線驅(qū)動(dòng)位于整個(gè)軟件系統(tǒng)的最底層，可通過硬件抽象層(HAL)直接與硬件進(jìn)行交流。儀器驅(qū)動(dòng)位于總線驅(qū)動(dòng)和用戶應(yīng)用程序之間。它對(duì)上可為屏蔽底層工作細(xì)節(jié)提供應(yīng)用程序調(diào)用的接口函數(shù)，對(duì)下則可發(fā)送命令或接收數(shù)據(jù)。用戶應(yīng)用程序則位于軟件結(jié)構(gòu)的最上層，可通過調(diào)用儀器驅(qū)動(dòng)程序，間接地與底層進(jìn)行交互。其結(jié)構(gòu)圖如圖3所示。

Windows XP操作系統(tǒng)中的驅(qū)動(dòng)程序開發(fā)主要是基于Win32模式驅(qū)動(dòng)程序，即基于WDM(Win32 Driver Model)。在WDM驅(qū)動(dòng)模型中，每個(gè)硬件設(shè)備至少有兩個(gè)驅(qū)動(dòng)程序：總線驅(qū)動(dòng)程序和功能驅(qū)動(dòng)程序。其中總線驅(qū)動(dòng)程序由Windows提供，需要考慮的是負(fù)責(zé)實(shí)現(xiàn)PCI設(shè)備邏輯功能的功能驅(qū)動(dòng)程序。所以，驅(qū)動(dòng)程序分為以動(dòng)態(tài)鏈接庫形式的儀器驅(qū)動(dòng)程序和以WDM格式的底層的接口驅(qū)動(dòng)程序。前者用于實(shí)現(xiàn)對(duì)目標(biāo)硬件的操作，即下載配置數(shù)據(jù)流對(duì)FPGA的配置；后者則可實(shí)現(xiàn)資源分配、接口管理及數(shù)據(jù)的控制傳輸。

3配置數(shù)據(jù)分析

本設(shè)計(jì)中的應(yīng)用軟件所要下載的配置數(shù)據(jù)流是由硬件設(shè)計(jì)者根據(jù)需求提供的，是以二進(jìn)制形式存儲(chǔ)的.rpd文件。可以根據(jù)不同的FPGA來選擇不同的外圍存儲(chǔ)芯片(如EPCS1，EPCS16)，從而生成不同大小的配置數(shù)據(jù)流。由于軟件設(shè)計(jì)中，每次下發(fā)的數(shù)據(jù)一定，所以，由數(shù)據(jù)流的大小就能決定循環(huán)發(fā)送數(shù)據(jù)的次數(shù)。

由于硬件設(shè)計(jì)者提供的.rod文件中的數(shù)據(jù)并不是原始的配置數(shù)據(jù)，而是所要配置的數(shù)據(jù)經(jīng)過反轉(zhuǎn)生成的新的配置數(shù)據(jù)流，所以，要先將.rpd中的數(shù)據(jù)反轉(zhuǎn)處理后再發(fā)送給硬件。通過用戶界面可以二進(jìn)制的形式打開.rod文件并讀數(shù)，將配置數(shù)據(jù)流以單字節(jié)的形式暫存在一數(shù)組中，然后對(duì)數(shù)據(jù)進(jìn)行反轉(zhuǎn)處理。數(shù)組中每個(gè)單字節(jié)數(shù)據(jù)的反轉(zhuǎn)過程為：unsigned char strl=DE，反轉(zhuǎn)后為strl=7B，定義無符號(hào)char型變量bi(i為小于8的整數(shù))，可由下面的轉(zhuǎn)換完成：

由此可以得到：strl=7B。對(duì)反轉(zhuǎn)處理生成的單字節(jié)數(shù)據(jù)經(jīng)過組合處理后，最終便可得到對(duì)FPGA進(jìn)行配置所需要的數(shù)據(jù)流。

4儀器驅(qū)動(dòng)函數(shù)的設(shè)計(jì)

根據(jù)硬件設(shè)計(jì)，儀器驅(qū)動(dòng)需將配置數(shù)據(jù)以長整型的形式發(fā)送，即32位。因?yàn)榕渲脭?shù)據(jù)的長度為16位，所以發(fā)送數(shù)據(jù)時(shí)，每次要傳兩個(gè)數(shù)，高16位和低16位分別放一個(gè)數(shù)。當(dāng)應(yīng)用程序打開.rpd文件時(shí)，應(yīng)將其中配置數(shù)據(jù)流保存在數(shù)組ww[f]中，而反轉(zhuǎn)處理后得到的數(shù)據(jù)依然放在數(shù)組ww[f]中并覆蓋原來的數(shù)據(jù)，然后根據(jù)公式(1)進(jìn)行組合處理，以得到最終要發(fā)送的32位數(shù)據(jù)并保存在長整型數(shù)組comdata[f]中。數(shù)組comdata[j]中的每個(gè)數(shù)據(jù)實(shí)際上包含兩個(gè)配置數(shù)據(jù)，第一個(gè)數(shù)放在高16位，第二個(gè)數(shù)放在低16位，依次類推。確定好數(shù)據(jù)后，便可以調(diào)用動(dòng)態(tài)連接庫中的發(fā)送數(shù)據(jù)函數(shù)并發(fā)送給硬件。

comdata[j]=(ww[i]24)∣(ww[i+1]16)∣(ww[i+2]8)∣ww[i+3](1)

應(yīng)用程序可以通過DeviceI／OControl ( )函數(shù)和WDM進(jìn)行通信，DeviceI／OControl ( )既可以讀數(shù)據(jù)，也可以寫數(shù)據(jù)，常用于數(shù)據(jù)量較小的情況下。在軟件設(shè)計(jì)中，發(fā)送配置數(shù)據(jù)可通過調(diào)用DeviceI／OControl()完成。根據(jù)硬件要求，每次可下發(fā)1022個(gè)配置數(shù)據(jù)到cyclone (即循環(huán)發(fā)LONG型數(shù)據(jù)511次)，然后由cyclone給DSP一個(gè)中斷信號(hào)，DSP接到中斷信號(hào)后，即進(jìn)入中斷程序，開始接收配置數(shù)據(jù)。當(dāng)應(yīng)用程序調(diào)用發(fā)送數(shù)據(jù)函數(shù)時(shí)，可先確定要發(fā)送的配置數(shù)據(jù)大小，再計(jì)算發(fā)送的次數(shù)。為了盡可能的減小發(fā)送時(shí)間，有效完成數(shù)據(jù)的發(fā)送與配置，應(yīng)在軟件設(shè)計(jì)中建立與底層硬件的握手聯(lián)系。用戶每發(fā)送1022個(gè)數(shù)據(jù)便進(jìn)入等待狀態(tài)，在等待期間，DSP可把接收到的數(shù)據(jù)轉(zhuǎn)化為EPCS所需要的配置數(shù)據(jù)流。當(dāng)DSP處理完這段數(shù)據(jù)后，就給上層用戶發(fā)送一個(gè)握手信號(hào)，用戶接收到握手信號(hào)，便進(jìn)入下一個(gè)1022的發(fā)送，如果最后一次發(fā)送的數(shù)據(jù)不夠1022個(gè)，則用0xFFFF補(bǔ)足1022個(gè)數(shù)據(jù)，如此循環(huán)處理，直到數(shù)據(jù)發(fā)送完畢。發(fā)送完畢后，再給硬件繼續(xù)發(fā)送一個(gè)配置命令，DSP接到該命令后，又開始對(duì)cyclone進(jìn)行配置，從而完成整個(gè)配置過程。圖4和圖5分別是配置數(shù)據(jù)和發(fā)送數(shù)據(jù)的軟件工作流程。

圖6為上位機(jī)配置控制界面，圖中給出了2片配置芯片的配置過程，這是采用Visual C++和NIMeasurement Studio聯(lián)合編程方式的標(biāo)準(zhǔn)用戶界面。其中Visual C++提供了友好的界面及用戶熟悉的Windows風(fēng)格界面，并可以調(diào)用CVI中提供的控件庫和庫函數(shù)。

5 結(jié)束語

本文給出了一種基于VC++程序的FPGA可重配置的實(shí)現(xiàn)方案，該方案在配置過程中，用戶可以通過調(diào)用自己的邏輯配置文件和程序來完成處理轉(zhuǎn)換，并控制下載，從而實(shí)現(xiàn)用戶系統(tǒng)的FPGA在系統(tǒng)編程。該方法可有效提高系統(tǒng)配置的效率，并為產(chǎn)品的升級(jí)、重構(gòu)，以及用戶產(chǎn)品二次開發(fā)提供了良好手段。此外，借助互聯(lián)網(wǎng)技術(shù)，本設(shè)計(jì)還可以支持遠(yuǎn)程下載功能。

發(fā)布者：小宇