ASIC中的異步時序設計
作者:王夏泉 (華中科技大學 電子與信息工程系,武漢 430074)
絕大部分的ASIC設計工程師在實際工作中都會遇到異步設計的問題,本文針對異步時序產(chǎn)生的問題,介紹了幾種同步的策略,特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
點擊此處,下載全文
EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > ASIC中的異步時序設計
作者:王夏泉 (華中科技大學 電子與信息工程系,武漢 430074)
絕大部分的ASIC設計工程師在實際工作中都會遇到異步設計的問題,本文針對異步時序產(chǎn)生的問題,介紹了幾種同步的策略,特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
點擊此處,下載全文
評論