ASIC設(shè)計中基于Verilog語言的inout（雙向）端口程序設(shè)計

作者：王天盛，李斌橋，趙毅強，李樹榮，裴志軍，姚素英 （天津大學專用集成電路設(shè)計中心，天津300072）

論文詳細介紹了基于Verilog硬件描述語言的inout（雙向）端口設(shè)計方法，提出了一種與實際情況吻合的仿真方法，并通過CMOS圖像傳感器控制電路設(shè)計中一個可綜合的設(shè)計示例，指出了設(shè)計和仿真中應該注意的問題。

點擊此處，下載全文