基于圖像識別的汽車電子高級輔助駕駛系統(tǒng)的挑戰(zhàn)與解決方案

作者：陳東華 飛思卡爾半導(dǎo)體

1 趨勢

汽車電子業(yè)界現(xiàn)已開始采用智能圖像處理來將多個攝像頭采集來的數(shù)據(jù)進(jìn)行同步，有效的給車輛提供了“看”和“識別”周圍環(huán)境的能力。眾多的廠商也都在為創(chuàng)建更安全的駕駛環(huán)境這一共同的目標(biāo)而努力。飛思卡爾推出的帶有APEX技術(shù)的圖像識別處理器（ICP）使得下一代的智能安全車輛更易實(shí)現(xiàn)。ICP可以在智能視覺系統(tǒng)中實(shí)現(xiàn)實(shí)時的嵌入式圖像和視頻分析相關(guān)的應(yīng)用，比如：帶物體檢測和圖像校正的增強(qiáng)智能后視攝像頭（EBC）、車道偏離警示系統(tǒng)（LDW）、碰撞緩沖技術(shù)（CAS）、盲點(diǎn)檢測（BSD）等。

圖 1 高級駕駛輔助系統(tǒng)

2 挑戰(zhàn)

基于圖像識別的高級駕駛輔助系統(tǒng)設(shè)計(jì)的挑戰(zhàn)則在于，如何設(shè)計(jì)一個平臺，能夠持續(xù)的提供足夠的處理性能，來滿足計(jì)算密集類應(yīng)用的需求，又能提供低功耗來避免散熱的問題。在提供高性價(jià)比的低成本的解決方案同時，能夠讓系統(tǒng)設(shè)計(jì)者能夠設(shè)計(jì)出比較小尺寸的封裝。這樣的智能的系統(tǒng)可能還需要集成圖像傳感器單元與智能攝像頭互聯(lián)（如果需要的話）。這樣的集成了圖像處理功能的圖像傳感器而搭建出來的智能攝像頭系統(tǒng)，可以被用在車內(nèi)多個不同的場合，比如安裝在后保險(xiǎn)杠作為可進(jìn)行物體檢測的增強(qiáng)型的智能后視攝像頭、安裝在側(cè)后鏡來進(jìn)行盲點(diǎn)檢測、安裝在后視鏡后面來進(jìn)行前向的防撞檢測和車道偏離檢測、或者搭配其他的攝像頭模塊來實(shí)現(xiàn)360o環(huán)視效果。另外，這種分布式的智能攝像頭模塊不會增加車輛中央控制臺的負(fù)擔(dān)，不需要額外的系統(tǒng)資源開銷。

市場分析報(bào)告顯示，高級駕駛員輔助系統(tǒng)（ADAS）應(yīng)用的增加將非常迅速，若干年后不僅是在高端車上，甚至在更多的普通低端的車輛上都會安裝這樣的應(yīng)用。另外考慮到以上提到的每個應(yīng)用都需要越來越多的計(jì)算性能，需求也非常的類似，目前也有趨勢是越來越多的ADAS應(yīng)用將會采用同樣的硬件平臺。這就提出了一個問題--目前的DSP和FPGA的方案是否適合呢？

DSP算法執(zhí)行的最大的瓶頸之一在于需要從外部的內(nèi)存區(qū)載入數(shù)據(jù)，才能保持對數(shù)據(jù)的讀寫訪問。傳統(tǒng)的DSP僅提供了有限的并行處理機(jī)制，而且為了滿足處理能力的需求，通常需要的主頻也越來越高。當(dāng)時鐘頻率提升得越來越高時，系統(tǒng)的功耗也會越來越大，同樣導(dǎo)致散發(fā)出的熱量也越來越多。FPGA提供了相對于DSP更多的并行度，但是通常編程也會變得越來越困難，而且經(jīng)常需要采用一個RISC來對數(shù)據(jù)做后處理。FPGA功耗更大，封裝尺寸也更大，在系統(tǒng)的總體成本上也相對更高。

3 圖像識別的未來： 多核并行處理

飛思卡爾基于多核并行處理機(jī)制的圖像識別處理器系列（ICP）恰好彌補(bǔ)了DSP和FPGA的缺點(diǎn)。圖像識別處理器在單位面積僅毫瓦功耗的情況下提供了更多的性能，并且集合了低功耗、高性能、小尺寸、完整軟件開發(fā)平臺等眾多特性，給開發(fā)者提供了非常有競爭力的低成本方案。

飛思卡爾的圖像識別處理器的核心為APEX，如圖2所示。這是一個多核的架構(gòu)，由一個標(biāo)準(zhǔn)的RISC內(nèi)核和一個矩陣處理引擎（APU）組成。RISC主要負(fù)責(zé)非并行的算法的處理并且管理算法的執(zhí)行。APU則側(cè)重于處理大量并行的單指令多數(shù)據(jù)（SIMD）的矩陣運(yùn)算，通常是指圖像處理和分析算法中比較底層并且運(yùn)算量大的并行運(yùn)算。除了RISC和APU，APEX架構(gòu)中配備了直接內(nèi)存存取流（DMA流）以便于進(jìn)行高效的數(shù)據(jù)搬移，另外還提供了一個序列器來自動高效的按照順序執(zhí)行操作來實(shí)現(xiàn)效率的最大化。而應(yīng)用層的程序則完全運(yùn)行在圖像識別處理器中的第二個RISC內(nèi)核，該內(nèi)核是獨(dú)立運(yùn)行于APEX之外的。

圖 2 可編程的并行架構(gòu)（APEX）

APEX靈活可擴(kuò)展，可以通過增加處理元素（帶有專用內(nèi)存的計(jì)算單元的組合）的數(shù)量而線性的增加APU并行處理的能力。這樣做不僅可以在較低的時鐘頻率下增強(qiáng)運(yùn)行性能和并行操作度，而且還有利于降低功耗，減少熱量的產(chǎn)生。處理元素是由計(jì)算單元（CU）組成的，每個CU都有自己本地專用的內(nèi)存。一旦圖像數(shù)據(jù)被從外部內(nèi)存即系統(tǒng)內(nèi)存取出并按照數(shù)據(jù)流的方式存入APU的內(nèi)存中，則這些數(shù)據(jù)將一直存在本地內(nèi)存中，所有的圖像操作也將是基于這些本地的內(nèi)存數(shù)據(jù)進(jìn)行操作，直到所有的處理都完成后才會將這些數(shù)據(jù)按照數(shù)據(jù)流的方式存回到系統(tǒng)內(nèi)存中去。通過這種將內(nèi)存與APU的執(zhí)行單元進(jìn)行綁定的方式，我們大大減少了圖像處理中對外部內(nèi)存的訪問次數(shù)，在不需要提升系統(tǒng)的時鐘頻率的情況下就能滿足計(jì)算性能的要求，對降低功耗和提升性能也有非常大的幫助。

另外，APEX模塊與ICP的其他模塊耦合較弱。也就是說APEX內(nèi)核的運(yùn)行頻率和SOC的其他部分的運(yùn)行頻率是無關(guān)的，因此系統(tǒng)的其他的這些部分可以運(yùn)行在更低的時鐘頻率下，以便更好的節(jié)省系統(tǒng)的功耗。芯片采用了堆疊技術(shù)將外部內(nèi)存也封裝在內(nèi)部，因此整個芯片的封裝尺寸做得更小。得益于芯片的小封裝和低功耗，整個板級設(shè)計(jì)尺寸也可以做得很小。

圖 3 圖像識別處理器軟件架構(gòu)

通過并行處理器內(nèi)核，以及獨(dú)特的軟件可編程的數(shù)據(jù)流框架，飛思卡爾的ICP系列圖像識別處理器能夠輕松調(diào)度復(fù)雜的向量運(yùn)算并且將數(shù)據(jù)搬移的搬移最小化。若在DSP執(zhí)行同樣的操作，則將占用更高的外部數(shù)據(jù)訪問帶寬，導(dǎo)致更高的功耗，產(chǎn)生更多的熱量。APEX靈活可編程。飛思卡爾為應(yīng)用開發(fā)提供了如圖3 所示的軟件框架。利用SIMD和軟件框架，APEX能夠達(dá)到FPAG一樣的并行度，和DSP一樣的編程的靈活性 。通過調(diào)用軟件框架中已經(jīng)過優(yōu)化的圖像識別庫中現(xiàn)有算法的API接口，APEX能夠更有效的充分利用算法本身所具備的自動流水線的特性來減少算法的復(fù)雜度，并且多核系統(tǒng)的均衡以及多核的同步這些復(fù)雜問題對于開發(fā)者來說也被隱藏起來了。APEX的可編程特性也使得用戶可以添加自定制的算法到現(xiàn)有的算法庫中。

飛思卡爾的ICP圖像識別處理器的高并行度，且具備高帶寬算術(shù)邏輯運(yùn)算單元(ALU)的架構(gòu)確保了這樣的平臺可以提供足夠的空間和性能，基于同樣的硬件上可以實(shí)現(xiàn)多種不同的應(yīng)用。靈活的開發(fā)平臺和軟件開發(fā)套件（SDK）使客戶能夠更方便的對APEX進(jìn)行編程，來實(shí)現(xiàn)更具有競爭力和差異化的應(yīng)用。這樣的多核并行的架構(gòu)平臺之所以成為開發(fā)者青睞的選擇，不僅是因?yàn)楸砻婵吹玫降男阅?、功耗和尺寸的?yōu)勢，更是因?yàn)樵趯淼膱D像處理應(yīng)用的開發(fā)中，現(xiàn)有的代碼的復(fù)用將確保項(xiàng)目開發(fā)可以更快更便捷。

更多關(guān)于汽車電子的技術(shù)資訊，歡迎訪問 與非網(wǎng)汽車電子技術(shù)專區(qū)