FPGA航空總線協(xié)議接口電路解析

　　數(shù)據(jù)總線是飛機(jī)航電系統(tǒng)中首先運(yùn)用的數(shù)字電子設(shè)備之一，其典型代表是飛機(jī)內(nèi)部時分制指令／響應(yīng)式多路傳輸數(shù)據(jù)總線MIL-STD-1553B。它利用一條屏蔽的雙絞線進(jìn)行帶有時鐘信息的數(shù)據(jù)傳輸。高可靠性1553B已成為我國航空航天領(lǐng)域廣泛采用的軍用總線標(biāo)準(zhǔn)。由于1553B總線協(xié)議控制器基本依賴于進(jìn)口的專用器件，價格昂貴，還受到限制，并且這些器件需要外圍的硬件電路配合工作，如果完成整個總線接口板的設(shè)計(jì)，還需要單獨(dú)的MCU，集成度不高，這樣就在某種程度上限制了設(shè)計(jì)能力。隨著嵌入式技術(shù)的發(fā)展，可編程片上系統(tǒng)設(shè)計(jì) SoPC技術(shù)已廣泛應(yīng)用于諸多領(lǐng)域。這里采用SoPC技術(shù)，以Virtex-II Pro FPGA為核心，實(shí)現(xiàn)1553B航空總線傳輸協(xié)議的接口邏輯設(shè)計(jì)。

　　1553B航空總線傳輸協(xié)議標(biāo)準(zhǔn)

　　目前廣泛采用的1553B標(biāo)準(zhǔn)是根據(jù)1973 年軍標(biāo)1553原版基礎(chǔ)上發(fā)展。1553B是一種集中控制式、飛機(jī)內(nèi)部時分指令／響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)準(zhǔn)。具有高可靠性和靈活性。已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的關(guān)鍵技術(shù)。廣泛應(yīng)用于飛機(jī)、艦船等武器平臺。1553B數(shù)據(jù)總線的傳輸速率為1Mb／s，協(xié)議規(guī)定3種字：命令字、數(shù)據(jù)字和狀態(tài)字。字的長度為20 bit，且由同步頭（3 bit）消息塊（16 bit）和奇偶位（1 bit）3部分組成。信息量最大長度為32?？偩€系統(tǒng)由一個總線控制器（BC）與不多于31個的遠(yuǎn)程終端（RT）組成，有時系統(tǒng)中還可加入總線監(jiān)控器 （MT）?？偩€上傳輸?shù)男畔⒏袷街饕蠦C到RT，RT到BC，RT到RT，以及廣播方式和系統(tǒng)控制方式。

　　系統(tǒng)設(shè)計(jì)

　　該系統(tǒng)采用Xilinx公司的Virtex-II Pm XC2VP30 FPGA為核心，該器件內(nèi)部帶有2個PowerPC 405處理器核。總線接口協(xié)議實(shí)現(xiàn)是基于Xilinx Virtex-II Pro開發(fā)系統(tǒng)平臺，Virtex-II Pro開發(fā)平臺是整個系統(tǒng)的核心。這樣可以快速搭建1553B總線實(shí)現(xiàn)平臺。系統(tǒng)的硬件平臺主要由Vinex-II Pro開發(fā)板、總線轉(zhuǎn)換器、總線終端設(shè)備和主控計(jì)算機(jī)構(gòu)成，系統(tǒng)結(jié)構(gòu)如圖1所示。

　　在系統(tǒng)開發(fā)中，為了提高開發(fā)效率，同時系統(tǒng)主要驗(yàn)證的就是1553B總線協(xié)議模塊，因此可充分利用Xilinx公司的Virtex-II Pro開發(fā)板。開發(fā)板上具有豐富的資源，主要包括：XC2VP30器件、SDRAM （可擴(kuò)展到2 GB）、高速SelectMAPFPGA配置PROM、RS232串口、嵌入平臺的USB配置端口、高速系統(tǒng)擴(kuò)展接口（與FPGA的I／O引腳相連）并可選擇差分或單端模式、PS2接口、AC97音頻接口、板上10／100 M以太網(wǎng)設(shè)備等等。這些豐富的板上資源為1553B總線協(xié)議邏輯的開發(fā)提供支持。

　　1553B總線協(xié)議開發(fā)主要在FPGA器件中開發(fā)，因此FPGA本身性能的好壞將影響系統(tǒng)的開發(fā)。XC2VP30內(nèi)部具有2個PowerPC 405處理器核、13 969個Slices、分布式RAM為428 KB、136個乘法器單元、塊RAM為2 448 KB、8個DCM、8個多吉比特收發(fā)器。因此，選用XC2VP30FPGA完全滿足1553B總線邏輯開發(fā)需求。

　　該系統(tǒng)設(shè)計(jì)采用Virtex-II Pro系列XC12VP30型FPGA，而FPGA的配置則是硬件設(shè)計(jì)中很關(guān)鍵的問題。FPGA配置是對其內(nèi)容進(jìn)行編程。采用SRAM工藝的FPGA，每次上電后都需重新配置。XC2VP30通過模式引腳選擇配置模式，其中M2、M1和M0是專用引腳，HSWAP_EN和配置模式引腳相組合，決定I/O引腳在配置過程中是否具有上拉功能。默認(rèn)情況下，HSWAP_EN置為高電平，此時在配置過程中關(guān)閉I/O引腳的上拉功能；當(dāng)其置為低電平時，I/O引腳具有上拉功能。當(dāng)選擇某些配置模式時，CCLK可作為FPGA的信號輸出引腳，也可作為外部時鐘的輸入信號，這些引腳不受VCCO的影響，而是采用2．5 V的輔助電源（VCCAUX）。

　　圖2給出的是FPGA配置引腳連接電路圖。XC2VP30支持5種配置模式，分別是 Slave-serial模式、Master-serial模式、Slave SelectMAP模式、MasterSelectMAP模式和Boundary-Scan （IEEE 1532/IEEE 1149）模式。通過調(diào)整配置引腳MO、M1、M2調(diào)整配置模式。該系統(tǒng)設(shè)計(jì)只提供兩種配置模式，在XC2VP30的配置電路中將M0引腳拉為高電平，這樣只能選擇MasterSelectMAP模式和Boundary-Scan模式（即邊界掃描模式）。Master SelectMAP模式是SelectMAP模式的主版本模式，在由XC2VP30所提供的CCLK信號的作用下，器件通過字節(jié)寬度數(shù)據(jù)總線即配置器件 XCF32P的［D7：D0］，除了CCLK是由FPGA提供之外，配置時序與Slave SelectMAP模式相似。在邊界掃描模式下，XC2VP30通過專用配置引腳CCLK，DONE，PROG_B，TDI，TDO，MS，TCK按照 IEEE 1149.1標(biāo)準(zhǔn)進(jìn)行配置。

　　采用基于SoPC的設(shè)計(jì)方法，完成了MIL-STD-1553B航空總線接口邏輯的開發(fā)，并利用儀器測試系統(tǒng)。將該系統(tǒng)設(shè)計(jì)的總線協(xié)議接口邏輯固化到 FPGA中?？扇〈鷩膺M(jìn)口的專用1553B總線控制器器件，從而擺脫長期依賴于國外進(jìn)口器件的束縛，具有良好的軍事和經(jīng)濟(jì)效益。該系統(tǒng)的創(chuàng)新之處是采用先進(jìn)的SoPC技術(shù)開發(fā)FPGA，全面實(shí)現(xiàn)1553B總線接口邏輯，系統(tǒng)具有配置靈活，易于擴(kuò)展等特點(diǎn)。