工程師不得不懂的MCU混合信號(hào)驗(yàn)證策略和挑戰(zhàn)

　　摘要：

　　飛思卡爾Kinetis MCU系列是一款高度集成、低功耗32位微處理器，基于ARM Cortex M4內(nèi)核并擁有面向工業(yè)控制和多市場(chǎng)業(yè)務(wù)的內(nèi)置DSP功能。Kinetis MCU采用Cadence模擬混合信號(hào)驗(yàn)證平臺(tái)。本文將主要介紹Kinetis MCU混合信號(hào)的驗(yàn)證策略和挑戰(zhàn)，其中包括混合信號(hào)建模、連接驗(yàn)證、混合信號(hào)VIP、混合信號(hào)功率驗(yàn)證和混合信號(hào)覆蓋范圍。

　　1 介紹

　　飛思卡爾Kinetis MCU系列是一款高度集成、低功耗32位微處理器，基于ARM Cortex M4內(nèi)核并擁有面向工業(yè)控制和多市場(chǎng)業(yè)務(wù)的內(nèi)置DSP功能。該產(chǎn)品是一大創(chuàng)新成果，是飛思卡爾邁出的重要一步。

　　Kinetis擁有多個(gè)復(fù)雜的混合信號(hào)IP。這些IP擁有多種不同的模式和設(shè)置，可支持多個(gè)電源。模擬部分可與數(shù)字部分以及其他模擬設(shè)計(jì)緊密合作。從模擬IP的角度來看，與性能需求相比，該IP功能變得越來越重要。從片上系統(tǒng)的角度來看，由于設(shè)計(jì)復(fù)雜，很難發(fā)現(xiàn)隱藏的錯(cuò)誤。

　　鑒于以上幾點(diǎn)，kinetis產(chǎn)品采用了最新的數(shù)?；旌闲盘?hào)驗(yàn)證方法學(xué)。Verilog-AMS語言為模擬IP建模，采用了Cadence AMS designer驗(yàn)證平臺(tái)進(jìn)行仿真。

　　本文包括4部分：第一部分為背景介紹，第二部分為Kinetis MCU混合信號(hào)驗(yàn)證方法概述，第三部分為Kinetis MCU混合信號(hào)驗(yàn)證在AMS建模、AMS VIP、連接性驗(yàn)證、功率驗(yàn)證和AMS覆蓋范圍所面臨的挑戰(zhàn)。

　　2 設(shè)計(jì)與實(shí)施

　　2.1 AMS Designer

　　Cadence Virtuoso® AMS Designer是一款靈活的混合信號(hào)模擬器，它可以連接高級(jí)模擬和數(shù)字環(huán)境，從而實(shí)現(xiàn)無縫的混合信號(hào)模擬和驗(yàn)證。它將數(shù)字NC-Sim引擎與4款流行的MMSIM模擬引擎（Spectre、SpectreRF、APS® 和UltraSim®）相結(jié)合。根據(jù)設(shè)計(jì)特性，為設(shè)計(jì)人員提供他們所需的仿真結(jié)果。

　　AMS designer集成了面向混合信號(hào)驗(yàn)證的Virtuoso全定制環(huán)境和面向在數(shù)字驗(yàn)證環(huán)境中的用于混合信號(hào)驗(yàn)證的Cadence敏捷型功能驗(yàn)證平臺(tái)。它可支持向下算法，從而在早期設(shè)計(jì)周期中迅速檢測(cè)到設(shè)計(jì)錯(cuò)誤，并采用混合信號(hào)硬件描述語言來加快仿真速度。

　　2.2混合信號(hào)驗(yàn)證的策略和方法

　　驗(yàn)證采用了軟硬件協(xié)同仿真方法

　　SoC測(cè)試平臺(tái)是建立在基于C語言的定向測(cè)試案例、??基于系統(tǒng)Verilog的測(cè)試平臺(tái)組件，基于Verilog-AMS的測(cè)試平臺(tái)組件和基與system verilog的隨機(jī)約束激勵(lì)。驗(yàn)證方法包括形式驗(yàn)證、基于斷言的驗(yàn)證、覆蓋驅(qū)動(dòng)的隨機(jī)約束驗(yàn)證方法。

　　2.3混合信號(hào)驗(yàn)證的挑戰(zhàn)

　　在所有主要的設(shè)計(jì)挑戰(zhàn)中，混合信號(hào)驗(yàn)證是最大的一個(gè)。對(duì)于絕大部分的芯片故障，大部分都是可以通過更好的驗(yàn)證方法預(yù)防的。那么混合信號(hào)驗(yàn)證最大的挑戰(zhàn)是什么？就是AMS建模、功耗驗(yàn)證、驗(yàn)證IP、連通性驗(yàn)證、H/S協(xié)同仿真和覆蓋率。接下來將會(huì)詳細(xì)介紹Kinetis混合信號(hào)驗(yàn)證是如何克服這些挑戰(zhàn)的。

　　2.3.1 混合信號(hào)驗(yàn)證的挑戰(zhàn)之一 – 行為建模

　　AMS建模有一個(gè)共同的規(guī)則----建你所需要的模型，而不是你能建的模型。


　　本文選自電子發(fā)燒友網(wǎng)6月《智能工業(yè)特刊》Change The World欄目，轉(zhuǎn)載請(qǐng)注明出處。

　　永遠(yuǎn)要平衡仿真的速度和精度。

　　有一些關(guān)于模型創(chuàng)建的簡(jiǎn)約、精確、性能和可讀的若干準(zhǔn)則。

　　·簡(jiǎn)約，只針對(duì)必要的功能驗(yàn)證建模。要在簡(jiǎn)約和精確之間進(jìn)行權(quán)衡，這需要寫模型的人、模擬設(shè)計(jì)人員和驗(yàn)證工程師討論決定。應(yīng)考慮到驗(yàn)證要求和意圖。

　　·精確：不能精確表示電路行為的模型可能導(dǎo)致錯(cuò)誤被疏忽。精確的建模所有數(shù)字邏輯是很重要的。模型應(yīng)該根據(jù)存在/不存在適當(dāng)?shù)钠秒妷?電流和電源來啟動(dòng)/停止操作。

　　·性能：AMS模型可能對(duì)仿真器性能產(chǎn)生負(fù)面影響。寫模型的人需要考慮仿真速度。

　　·可讀：模型很可能是其他模型的起點(diǎn)，所以要?jiǎng)?chuàng)建可讀的代碼，提供清楚的注釋是很重要的。

　　2.3.2 混合信號(hào)驗(yàn)證的挑戰(zhàn)之二 – 連接性驗(yàn)證

　　混合信號(hào)的第二大挑戰(zhàn)是連接性驗(yàn)證。

　　混合信號(hào)驗(yàn)證往往會(huì)發(fā)現(xiàn)三種類型的功能性錯(cuò)誤。

　　實(shí)施許多設(shè)置的單個(gè)模擬模塊。 這些錯(cuò)誤通常是控制邏輯上的微妙問題。設(shè)計(jì)者如果有太多的設(shè)置要測(cè)試，就很難發(fā)現(xiàn)。

　　連接性驗(yàn)證的重點(diǎn)在模擬到模擬接口或數(shù)字到模擬接口上。大多情況下有兩種連接性錯(cuò)誤：

　　1. 模塊間通信錯(cuò)誤；這屬于雞生蛋蛋生雞的問題。舉例來說，低功率芯片上調(diào)節(jié)器依賴于共享偏置發(fā)生器的情況。如果偏置發(fā)生器本身依賴于調(diào)節(jié)器的輸出，那么這對(duì)組合可能永遠(yuǎn)都無法啟動(dòng)。

　　2. 數(shù)字電路，控制模擬，產(chǎn)生其輸入，或處理其輸出；或者是模擬和數(shù)字電路之間的接口。

　　大多數(shù)連接都有直接激勵(lì)和檢查器，對(duì)各個(gè)模擬模型來說，所有的輸入都直接傳送為輸出。

　　特殊情況下，應(yīng)當(dāng)應(yīng)用基于斷言的驗(yàn)證方法用于連接性驗(yàn)證。

　　2.3.3 混合信號(hào)驗(yàn)證的挑戰(zhàn)之三 – 驗(yàn)證IP

　　第三個(gè)挑戰(zhàn)是驗(yàn)證IP。幾個(gè)驗(yàn)證IP是分別為各個(gè)IP創(chuàng)建的。最復(fù)雜的混合信號(hào)VIP是分段LCD VIP，支持64個(gè)模擬LCD引腳。分段LCD的驗(yàn)證是采用混合信號(hào)驗(yàn)證方法的最佳案例。VIP包括五個(gè)部分。 LCD影子寄存器、激勵(lì)發(fā)生器、波形監(jiān)視器、故障仿真器和覆蓋發(fā)生器。激勵(lì)發(fā)生器用于產(chǎn)生數(shù)字和模擬激勵(lì)，影子寄存器實(shí)時(shí)獲得LCD內(nèi)部寄存器的值，波形監(jiān)視器自動(dòng)檢查MCU邊界的LCD驅(qū)動(dòng)波形，來自LCD驅(qū)動(dòng)出來通過pad ring到MCU邊界的設(shè)計(jì)路徑也可驗(yàn)證。故障仿真器相關(guān)于故障檢測(cè)功能。覆蓋發(fā)生器協(xié)助報(bào)告模擬信號(hào)的功能覆蓋，大大提高了混合信號(hào)驗(yàn)證的質(zhì)量。

　　本文選自電子發(fā)燒友網(wǎng)6月《智能工業(yè)特刊》Change The World欄目，轉(zhuǎn)載請(qǐng)注明出處。

　　2.3.4 混合信號(hào)驗(yàn)證challenge4 – 功耗驗(yàn)證

　　混合信號(hào)驗(yàn)證的另一大挑戰(zhàn)是功耗驗(yàn)證。Kinetis的功耗驗(yàn)證采用了CPF方法。

　　CPF語言提供表示設(shè)計(jì)實(shí)現(xiàn)和驗(yàn)證使用的工具所能理解的功率意圖。

　　基于CPF的低功耗驗(yàn)證流程使其有能力在設(shè)計(jì)周期的早期RTL已準(zhǔn)備就緒時(shí)驗(yàn)證低功耗設(shè)計(jì)意圖。流程包括使用CPF進(jìn)行靜態(tài)檢查和動(dòng)態(tài)仿真。

　　這是Kinetis的功率域圖，功率域包括padring電源域、DGO電源域、SOG電源域、VDDA電源域、RTC電源域、USB電源域、FLASH電源域、雙口RAM電源域、SRAM電源域。

　　下面是可以通過動(dòng)態(tài)CPF仿真來驗(yàn)證的主要項(xiàng)目：

　　·電源開關(guān)關(guān)閉（PSO）行為

　　·設(shè)計(jì)邏輯錯(cuò)誤斷電

　　·隔離規(guī)則：隔離值的正確性

　　·狀態(tài)保持功率門控（SRPG）規(guī)則

　　·正確的斷電供電順序

　　·內(nèi)存電源關(guān)閉控制

　　Encounter® Conformal®低功耗軟件可以讓你在設(shè)計(jì)過程早期使用的正規(guī)技術(shù)（相對(duì)于仿真）來驗(yàn)證芯片?？梢杂脕聿东@錯(cuò)誤的功率意圖規(guī)范，比如隔離單元缺失/冗余、電平轉(zhuǎn)換器、或者控制信號(hào)無適當(dāng)供電等，尤其是電平轉(zhuǎn)換器，在動(dòng)態(tài)CPF仿真中非常難以驗(yàn)證。也可以用來在每個(gè)驗(yàn)證階段進(jìn)行等效性檢查。

　　2.3.5 混合信號(hào)驗(yàn)證底5大挑戰(zhàn) – 混合信號(hào)功能覆蓋

　　傳統(tǒng)上，覆蓋率是用以建立信任的一個(gè)維度，對(duì)于確保驗(yàn)證計(jì)劃完整、設(shè)計(jì)經(jīng)過盡可能徹底的驗(yàn)證而言，這是一個(gè)安全網(wǎng)絡(luò)。覆蓋率指標(biāo)是針對(duì)明示或暗示目標(biāo)測(cè)量所收集的覆蓋率數(shù)據(jù)，通常以百分比表示。

　　目前混合信號(hào)驗(yàn)證質(zhì)量取決于混合信號(hào)驗(yàn)證工程師的經(jīng)驗(yàn)。模擬信號(hào)的功能覆蓋迫切需要一種通用的方法。

　　AMS designer可以支持面向控制的PSL / SVA斷言，ICC也支持PSL斷言和覆蓋率指令。對(duì)于有幾個(gè)模擬IP在內(nèi)的混合信號(hào)芯片，每個(gè)模擬IP都有自己的覆蓋模型。這些模型是獨(dú)特的，各有不同。

　　這些覆蓋模型是自動(dòng)生成的，是模擬設(shè)計(jì)的仿真部分。

　　這些覆蓋模型有助于產(chǎn)生模擬信號(hào)的功能覆蓋報(bào)告，功能覆蓋報(bào)告100％應(yīng)該是驗(yàn)證流程一個(gè)強(qiáng)制要求，這樣可以消除不完整驗(yàn)證可能帶來的錯(cuò)誤。

　　本文選自電子發(fā)燒友網(wǎng)6月《智能工業(yè)特刊》Change The World欄目，轉(zhuǎn)載請(qǐng)注明出處。