芯片設(shè)計(jì)問(wèn)題須知及設(shè)計(jì)策略

　　長(zhǎng)期可靠性的問(wèn)題，比如電子遷移(EM)失效機(jī)制，歷來(lái)屬于晶圓廠的處理范疇。但隨著納米設(shè)計(jì)中可靠性實(shí)現(xiàn)的愈加困難，對(duì)設(shè)計(jì)人員而言，不能再把問(wèn)題扔給制造甩手不管了。設(shè)計(jì)領(lǐng)域也必須做出努力以獲得更具有魯棒性的版圖。

　　電流密度過(guò)高導(dǎo)致金屬原子逐漸置換，這時(shí)就會(huì)產(chǎn)生電子遷移問(wèn)題。當(dāng)很長(zhǎng)時(shí)間內(nèi)在同一個(gè)方向有過(guò)多電流流過(guò)時(shí)，在互連線上會(huì)開(kāi)始形成空洞(Void，原子耗盡時(shí)出現(xiàn))和小丘(hillock，原子積聚時(shí)產(chǎn)生)。足夠多的原子被置換后，會(huì)產(chǎn)生斷路或短路。當(dāng)小丘觸及鄰近的互連線時(shí)，短路出現(xiàn)，從而引起芯片失效。

　　減少電子遷移的方法之一是提取互連的寄生阻抗，并把它輸入到一個(gè)仿真工具中，計(jì)算流經(jīng)每根金屬線的電流。利用互連每一部分的寬度信息，就有可能計(jì)算電流密度并由低到高進(jìn)行分類(lèi)。然后生成一個(gè)彩色圖覆蓋在版圖上，由此標(biāo)注出電流密度最高的各個(gè)區(qū)域。

　　首先處理電流密度最高的區(qū)域，可以加寬互連金屬線，增加通孔，降低電流密度。

　　一旦對(duì)版圖做了修改，設(shè)計(jì)人員可以再進(jìn)行一次寄生阻抗提取，重新仿真結(jié)果。通過(guò)這種方法，應(yīng)該可以看到造成電子遷移的電流密度有所下降。

　　應(yīng)該：

　　1.執(zhí)行EM分析，確認(rèn)存在EM問(wèn)題的金屬線。在最終版圖上執(zhí)行寄生阻抗提取，再把寄生阻抗值，以及該部分的寬度和位置等信息輸入到一個(gè)仿真工具中。仿真生成一個(gè)電流密度圖，覆蓋在最初的版圖上。

　　2.執(zhí)行寄生阻抗提取時(shí)，考慮到金屬寬度的變化。許多晶圓廠都提供寄生阻抗提取時(shí)的這種變化的建模機(jī)制。

　　3.考慮到提取時(shí)的厚度變化。金屬厚度的變化會(huì)引起寄生阻抗值的變化，故必須考慮在內(nèi)。

　　4.執(zhí)行仿真，計(jì)算整個(gè)芯片版圖的電流密度。對(duì)每一層，確定電流密度閾值，以便獲得對(duì)應(yīng)用產(chǎn)品來(lái)說(shuō)可接受的平均失效時(shí)間。

　　5.加寬電流密度過(guò)高的金屬線。

　　6.在版圖上進(jìn)行通孔雙置(VIA doubling)以減少寄生阻抗，從而減小電流密度。

　　7.重新執(zhí)行寄生阻抗提取、仿真和可視化，以觀察版圖修正是否已降低了最嚴(yán)重區(qū)域的電流密度。如果版圖修正已把電流密度降至一個(gè)可接受的程度，設(shè)計(jì)就算完成了。

　　圖1：加寬金屬線和增加過(guò)孔以降低電流密度

　　不應(yīng)該：

　　1.遺漏EM分析的執(zhí)行。若未經(jīng)檢測(cè)，會(huì)引起性能下降，以后可能導(dǎo)致芯片失效。

　　2.把金屬填充任務(wù)扔給晶圓廠做。金屬填充很重要，能夠提高設(shè)計(jì)的平面性，而且，如果正確完成的話(huà)，還可以把厚度變化降至最小。

　　3.執(zhí)行無(wú)厚度和寬度變化的寄生阻抗提取。這會(huì)讓提取產(chǎn)生錯(cuò)誤，導(dǎo)致電流密度計(jì)算的錯(cuò)誤。

　　4.在增加金屬填料之前就通過(guò)厚度計(jì)算執(zhí)行寄生提取。正確的步驟是首先插入金屬填料，再改變寬度和厚度來(lái)執(zhí)行提取。

　　5.不采用通孔雙置。由于應(yīng)力遷移(Stress migration)可能導(dǎo)致通孔中沉積的金屬更少，這會(huì)增大不良通孔中的阻抗，使電流密度更高。

　　6.使用平坦仿真引擎(flat simulation engine)。利用分層架構(gòu)將大幅度改善仿真時(shí)間，減少內(nèi)存使用。

　　7.計(jì)算電流密度時(shí)忽略晶體管效應(yīng)。由于流經(jīng)一個(gè)網(wǎng)格的電流量取決于寄生參數(shù)及相關(guān)元件，故在執(zhí)行EM分析時(shí)進(jìn)行晶體管級(jí)的仿真是很重要的。