厚翼內(nèi)存測(cè)試電路開(kāi)發(fā)環(huán)境BRAINS 協(xié)助打造AI芯片最佳利器

　　人工智能(Artificial Intelligence, AI))話題不斷在全球掀起討論，各種相關(guān)的應(yīng)用與演算需求因大數(shù)據(jù)、機(jī)器學(xué)習(xí)與人工智能等對(duì)效能的要求也越來(lái)越高，連帶拉升了對(duì)記憶的需求。而AI相關(guān)的芯片設(shè)計(jì)，需要處理更多且更復(fù)雜的運(yùn)算與大量資料的儲(chǔ)存需要更多、更大容量的靜態(tài)隨機(jī)存取內(nèi)存(SRAM，Static Random Access Memory)以便應(yīng)付更復(fù)雜的運(yùn)算與儲(chǔ)存更大量的運(yùn)算數(shù)據(jù)，也使得成本也相對(duì)提高，因此內(nèi)存的測(cè)試就極為重要。臺(tái)灣唯一深耕于開(kāi)發(fā)內(nèi)存測(cè)試與修復(fù)技術(shù)的厚翼科技(HOY Technologies)產(chǎn)品「內(nèi)存測(cè)試電路開(kāi)發(fā)環(huán)境-BRAINS」可大幅降低用戶確認(rèn)內(nèi)存之時(shí)鐘域(Clock Domain)的比對(duì)時(shí)間，并提供優(yōu)化的內(nèi)存測(cè)試電路、大幅縮短測(cè)試時(shí)間，降低測(cè)試費(fèi)用與開(kāi)發(fā)時(shí)程。

　　厚翼科技(HOY)產(chǎn)品「內(nèi)存測(cè)試電路開(kāi)發(fā)環(huán)境-BRAINS」開(kāi)放用戶自定義Cell Library(組件庫(kù))里組件的行為，讓BRAINS學(xué)習(xí)如果遇到用戶定義的組件行為，決定內(nèi)存時(shí)鐘(Memory Clock)由那一個(gè)時(shí)鐘路徑提供，并內(nèi)建閘控制組件(Gate Cell)的行為，在自動(dòng)識(shí)別(Auto Identification)后段，進(jìn)入自動(dòng)時(shí)鐘追溯(Auto Clock Tracing)之前，BRAINS會(huì)開(kāi)始建立所有內(nèi)存的層級(jí)(Hierarchy)并找出共同的最頂層級(jí)(Top Hierarchy)。對(duì)照其他內(nèi)存測(cè)試開(kāi)發(fā)工具而言找出共同的最頂層級(jí)(Top Hierarchy)在復(fù)雜的電路中會(huì)花費(fèi)很長(zhǎng)的運(yùn)行時(shí)間，以BRAINS3.0而言，但若電路設(shè)計(jì)沒(méi)有大幅更改，之后就可直接使用第一次搜尋的結(jié)果，可節(jié)省三倍的運(yùn)行時(shí)間，大幅降地開(kāi)發(fā)時(shí)間與成本。

　　厚翼科技(HOY)針對(duì)各式內(nèi)存提供測(cè)試與修復(fù)解決方案，提供優(yōu)化的內(nèi)存測(cè)試電路，先進(jìn)的功能與友善的接口能大幅縮減測(cè)試成本與產(chǎn)品上市的時(shí)間，協(xié)助客戶以最少研發(fā)成本與時(shí)間，開(kāi)發(fā)符合良率的產(chǎn)品，提高產(chǎn)業(yè)競(jìng)爭(zhēng)力。