新聞中心

EEPW首頁 > 業(yè)界動態(tài) > AMD執(zhí)行長:“身歷其境”運(yùn)算時代來臨

AMD執(zhí)行長:“身歷其境”運(yùn)算時代來臨

作者: 時間:2017-12-12 來源:網(wǎng)絡(luò) 收藏
編者按:摩爾定律已經(jīng)追不上了,現(xiàn)階段說運(yùn)算時代到來,可能還為時尚早。

  “運(yùn)算性能的下一個階段進(jìn)展,特別是對消費者來說,實際上是環(huán)繞著“身歷其境運(yùn)算” (immersive computing),以及我們所有人生活周遭數(shù)不清的連網(wǎng)裝置?!?/p>本文引用地址:http://m.butianyuan.cn/article/201712/372856.htm

  執(zhí)行長蘇姿豐(Lisa Su)在日前于美國舊金山舉行的2017年度EEE國際電子元件會議(IEDM)上,呼吁產(chǎn)業(yè)界共同努力滿足對更高運(yùn)算性能的需求,以持續(xù)改善終端使用者體驗并協(xié)助解決部份世界上最困難的問題。

  蘇姿豐在IEDM發(fā)表專題演說時指出,維持創(chuàng)新步伐已經(jīng)使得運(yùn)算技術(shù)性能有大幅度提升,這不只需要半導(dǎo)體制程技術(shù)的不斷演進(jìn),也需要系統(tǒng)零組件更佳的整合,以及微架構(gòu)效率、電源管理、記憶體整合以及軟體等各方面技術(shù)的改善。

  她并指出:“運(yùn)算性能的下一個階段進(jìn)展,特別是對消費者來說,實際上是環(huán)繞著“身歷其境運(yùn)算” (immersive computing),以及我們所有人生活周遭數(shù)不清的連網(wǎng)裝置?!?/p>

  執(zhí)行長蘇姿豐于美國舊金山舉行的IEEE IEDM大會發(fā)表專題演說

  蘇姿豐認(rèn)為,透過合作將可推動產(chǎn)業(yè)界克服種種挑戰(zhàn)──包括日益增加的記憶體頻寬延遲、成本、功耗與晶片尺寸;她提倡采用多晶片架構(gòu),以及具備高性能、可擴(kuò)展連結(jié)的高效率晶片對晶片互連技術(shù)。

  而盡管仍有爭議,產(chǎn)業(yè)界有許多人認(rèn)技術(shù)創(chuàng)新腳步已經(jīng)落后于摩爾定律(Moore’s Law),也就是晶片上每平方英寸電晶體密度每18個月會成長一倍的理論;蘇姿豐指出,今日大概需要花2.4年才能達(dá)到每平方英寸電晶體密度成長一倍的目標(biāo),此外晶片尺寸隨著時間增加也成為經(jīng)濟(jì)問題,記憶體頻寬效率因此下降,而且SoC功耗每年增加約7%。

  在高性能運(yùn)算領(lǐng)域,半導(dǎo)體產(chǎn)業(yè)持續(xù)提供一致性的CPU與GPU性能呈指數(shù)成長;蘇姿豐表示,CPU/GPU每瓦性能(performance-per-watt)效率大約每2.4年增加一倍。她估計此性能成長約有40%的貢獻(xiàn)是來自于半導(dǎo)體制程技術(shù)的演進(jìn):“在架構(gòu)與系統(tǒng)方面持續(xù)努力對我們來說相當(dāng)重要,而且老實說我們在這些方面還有很多進(jìn)步的空間?!?/p>


  CPU/GPU性能提升趨勢

  除了多晶片架構(gòu),蘇姿豐還特別提到了3D堆疊、記憶體整合與電源管理等技術(shù)已經(jīng)成熟,可進(jìn)一步提升運(yùn)算性能以及效率。

  蘇姿豐在發(fā)表專題演說的一開始就表示,她在1992年22歲時就曾于IEDM獲得最佳學(xué)生論文獎,在25年后能在同一個講臺上發(fā)表專題演說備感榮幸。她在演說后接受EE Times采訪時則透露,她在三年前接任執(zhí)行長之后已經(jīng)離開純研發(fā)崗位好一段時間,能在IEDM分享(歷任IBM、Freescale與AMD)其研發(fā)經(jīng)驗令她十分開心。

  “IEDM真的是非常重要的半導(dǎo)體元件技術(shù)會議,”蘇姿豐指出:“對博士班學(xué)生以及許多關(guān)鍵產(chǎn)業(yè)來說,這場會議吸引了眾多菁英,實際探討最新、最重要的技術(shù)趨勢?!?/p>



關(guān)鍵詞: AMD

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉