胡正明：技術(shù)創(chuàng)新可能讓半導(dǎo)體晶體管密度再增加1000倍

　　“半導(dǎo)體市場正在經(jīng)歷由技術(shù)推動到需求推動的轉(zhuǎn)變。而半導(dǎo)體技術(shù)上的創(chuàng)新，可能讓半導(dǎo)體晶體管密度再增加1000倍，仍有巨大空間?！苯?，美國加州大學(xué)伯克利分校教授、國際微電子學(xué)家胡正明在接受集微網(wǎng)采訪時表示。

　　自1965年摩爾定律提出以來，歷經(jīng)半個多世紀(jì)的發(fā)展，如今越來越遭遇挑戰(zhàn)，特別是新世紀(jì)以來，每隔十年，摩爾定律以及半導(dǎo)體的微型化似乎便會遭遇到可能終止的危機。

　　胡正明發(fā)明了鰭型晶體管(FinFET)以及「全耗盡型絕緣層上硅晶體管」(FD-SOI)，兩大革命性創(chuàng)新為半導(dǎo)體帶來新契機。 2011年5月英特爾宣布使用FinFET技術(shù)，包括臺積電、三星、蘋果也都陸續(xù)采用FinFET，開創(chuàng)了摩爾定律被唱衰后的新契機。

　　目前，臺積電宣布7納米進入量產(chǎn)，預(yù)計在2019上半年展開5納米制程風(fēng)險試產(chǎn)，對于產(chǎn)業(yè)走到5納米，胡正明表示，5納米未必代表著極限。但要接受“物理極限”的客觀存在，在以往的技術(shù)中，可以通過測量線寬的方式去直觀的理解，但當(dāng)工藝技術(shù)走進14nm、10nm、7nm，線寬已然成為了一個標(biāo)簽。

　　“因為真正的目的是要實現(xiàn)速度、性能增加和功耗、成本減少，所以推進半導(dǎo)體微型化不一定是要減少尺寸，比如存儲器已經(jīng)往三維方向演進?！焙髡f。

　　在降低功耗方面，胡正明表示，通過負(fù)電容晶體管設(shè)計的引進，會將CMOS的電壓降低至0.4V、0.3V，甚至0.2V。因為負(fù)電容器件(鐵電材料)的引進，在不同機制下可能會帶來速度限制的問題，但胡正明教授指出，到目前為止，它的限制還不會高過半導(dǎo)體晶體管的速度。

　　胡正明認(rèn)為，正如同三維堆疊可以降低成本和增加密度，推動3D NAND閃存成為主流，堆疊的二維半導(dǎo)體電路也是較好的實現(xiàn)方式。

　　二維半導(dǎo)體只有2—3個原子的厚度，不需要人工打磨。而他與伯克利研究團隊做的工作，首先是可以讓二維的半導(dǎo)體長在垂直的鰭式晶體管的結(jié)構(gòu)上，即二維半導(dǎo)體可以用來蓋“高樓”;第二，可以讓二維半導(dǎo)體長在大面積的晶圓上，讓它覆蓋了垂直薄膜的晶體管，同時可以在一片芯片上做兩層、三層甚至更多層的電路;第三，用二維半導(dǎo)體制作的晶體管，可以把晶體管的三極縮小到1納米的寬度。

　　在胡正明看來，半導(dǎo)體微型化的進程將會減慢，一方面因為原子的尺寸固定，會達到物理極限;另一方面，光刻和其他制造技術(shù)變得越來越昂貴。但創(chuàng)新永遠(yuǎn)是行業(yè)的主題，通過創(chuàng)新技術(shù)，逐漸引入新材料，對于成本、功耗和性能將會持續(xù)改善。