FPGA illj控專用芯片的VHDL程序設(shè)計(jì)
根據(jù)本系統(tǒng)的設(shè)計(jì)要求,步迸頻率要求設(shè)雹為100 KHZ,因此要求R分頻器采用 128分頻,即將RA0、RA1、RA2分別設(shè)置為0、1、0。在本設(shè)計(jì)中,因?yàn)閒d直接輸入fin,麗且步進(jìn)是100 kHz,所以分頻系數(shù)不會(huì)出現(xiàn)小數(shù),故可將A5~A0直接置o.因此,要控制MC145152,只需控制MC145152的NO~N9即可。這時(shí),還應(yīng)將雙模分頻器淘邏輯控制(CONTROL LOGIC)端MC設(shè)置為1。
本文引用地址:http://m.butianyuan.cn/article/201808/387937.htm16.2.3 FPGA illj控專用芯片的VHDL程序設(shè)計(jì)
根據(jù)系統(tǒng)的總體設(shè)計(jì)方案,F(xiàn)PGA測(cè)控專用芯片的輸入信號(hào)有:FIN—被鍘頻率信號(hào)輸入端:CLK——200 Hz.基準(zhǔn)信號(hào)輸入端;EN——ADDSUB的控制信號(hào)端口,在EN 的上升沿,ADDSUB可加載到FPGA:ADDSUB「1..0]——對(duì)MC145152的控制輸入,當(dāng)其為“00”時(shí),將發(fā)射頻率設(shè)定在25 MHz,當(dāng)其為“01”時(shí),每按一次升頻鍵,發(fā)射頻率以100 kHz增加,當(dāng)其為“10”時(shí),每按一次降頻鍵,發(fā)射頻率以too kHz W低,當(dāng)其為“11”時(shí),對(duì)FPGA不起作用:SEL[1..0]——輸出選擇,當(dāng)其分別為“00`“Dl`“10. Id II”時(shí),輸瑚為頻率計(jì)數(shù)器的第0~7位、第8~15位、第16~23位、第IF~23位。輸出信號(hào)有:CIR[9..0]—△MC145152控制信號(hào)輸出口;DATA[7..0] FPGA到攀片機(jī)的數(shù)據(jù)輸出冂,與單片機(jī)的PO口相連,由SEL[1..0]控制輸出fi[dg容。其應(yīng)實(shí)現(xiàn)的功能就是負(fù)責(zé)赭ffi;J MC145152和實(shí)時(shí)測(cè)量壓控振蕩器輸出信號(hào)的頻率。
根據(jù)系統(tǒng)應(yīng)實(shí)現(xiàn)的功能要求,F(xiàn)PGA測(cè)控專用芯片可分為兩個(gè)相對(duì)獨(dú)立的模塊,一個(gè)模塊負(fù)責(zé)控制MC145152,一個(gè)模塊負(fù)責(zé)實(shí)時(shí)測(cè)量壓控振蕩器輸出信號(hào)的頻率。
壓控振蕩器輸出信號(hào)頻率的實(shí)時(shí)測(cè)量可按如下原理設(shè)計(jì):系統(tǒng)上電時(shí),F(xiàn)PGA輸出250(二進(jìn)制代碼)至MC145152,該數(shù)值為振蕩器頻率的基值;當(dāng)接收到單片機(jī)的升頻步進(jìn)信號(hào)后,內(nèi)部信號(hào)“CONTROL”加1,送給MC 145152;同理,收到降頻步進(jìn)信號(hào)后,內(nèi)部信號(hào)“CONTROL”減1,送給MC145152,這樣就完成了對(duì)振蕩器鎖定頻率的調(diào)節(jié)。而壓控振蕩器輸出信號(hào)頻率的實(shí)時(shí)測(cè)量可按如下原理設(shè)計(jì):由于本系統(tǒng)所測(cè)頻率范圍集中在高頻,因此可利用測(cè)定單位時(shí)間內(nèi)信號(hào)周期性重復(fù)的次數(shù)來(lái)測(cè)定頻率,并且即便測(cè)的時(shí)間較短,測(cè)試精度仍然較高。在實(shí)際設(shè)計(jì)時(shí),可將200 Hz的基準(zhǔn)信號(hào)分頻成50 Hz,每個(gè)周期測(cè)頻一次,到50 Hz頻率與200 Hz頻率同時(shí)是負(fù)脈沖的時(shí)候清零,其余時(shí)間計(jì)數(shù),但只將正脈沖期間的計(jì)數(shù)值鎖存,保證先鎖存數(shù)據(jù),再清零,定時(shí)時(shí)間為0.01 s。單片機(jī)讀出送出顯示時(shí),做了相應(yīng)的小數(shù)點(diǎn)處理,如單片機(jī)讀到的數(shù)為“123456”,則顯示成“12.3456”,單位即為M。
根據(jù)以上設(shè)計(jì)思想,F(xiàn)PGA測(cè)控專用芯片可設(shè)計(jì)成五個(gè)模塊,它們分別是:鎖相環(huán)MC145152控制模塊SXHKZ、測(cè)控信號(hào)發(fā)生模塊CKXH、頻率測(cè)量模塊PLCS、數(shù)據(jù)鎖存模塊SJSC和輸出選擇模塊SCXZ,整個(gè)系統(tǒng)組成框圖如圖1 所示。其中測(cè)控信號(hào)發(fā)生模塊CKXH的作用是:將輸入的200 Hz頻率分頻成兩種互為反相的、頻率為50 Hz的測(cè)控信號(hào)CLKIN和LOAD;頻率測(cè)量模塊PLCS的作用是:在設(shè)定時(shí)間里,進(jìn)行頻率的計(jì)數(shù)和清零:數(shù)據(jù)鎖存模塊SJSC的作用是:在LOAD的上升沿將頻率的計(jì)數(shù)數(shù)值輸出鎖存,在CLKIN的第50個(gè)上升沿時(shí)將待顯示的數(shù)值輸出鎖存,亦即測(cè)試的頻率數(shù)據(jù)刷新頻率為50 Hz,刷新時(shí)間為O.02S,顯示的數(shù)據(jù)刷新頻率為2 Hz,刷新時(shí)間為0.5S。
因?yàn)槊?.02S數(shù)值就刷新一次,顯示時(shí)刷新較快,人眼不易觀察,所以將計(jì)數(shù)值隔500 ms鎖存一次,再送出去,由單片機(jī)讀出顯示。
評(píng)論