自適應(yīng)計(jì)算架構(gòu)可應(yīng)對(duì)靈活多變的創(chuàng)新

　　——訪靈思總裁兼首席執(zhí)行官Victor Peng

　　王?瑩?（《電子產(chǎn)品世界》編輯，北京?100036）

　　編者按：數(shù)據(jù)中心的發(fā)展趨勢(shì)是什么？如何用芯片、板卡和軟件平臺(tái)應(yīng)對(duì)千變?nèi)f化的創(chuàng)新應(yīng)用？2019年12月，“第3屆賽靈思開發(fā)者大會(huì)（XDF）亞洲站”在京盛大舉行，賽靈思領(lǐng)航人Victor Peng做了解答。

　　賽靈思的目標(biāo)是“打造靈活應(yīng)變、萬(wàn)物智能世界”。為此，公司有三大戰(zhàn)略：①數(shù)據(jù)中心優(yōu)先；②加速核心市場(chǎng)發(fā)展；③驅(qū)動(dòng)自適應(yīng)計(jì)算。歸根結(jié)蒂，是讓更多的軟硬件開發(fā)者能使用并受益于賽靈思強(qiáng)大的自適應(yīng)計(jì)算平臺(tái)。

　　1 數(shù)據(jù)中心迎來(lái)顛覆性變革

　　爆炸性增長(zhǎng)的數(shù)據(jù)帶來(lái)了數(shù)據(jù)中心顛覆性的變革：需要高吞吐量的性能和極低的延時(shí)，同時(shí)要面對(duì)摩爾定律消亡帶來(lái)的性能提升瓶頸。圖靈獎(jiǎng)得主John Hennessy和David Patterson最近都提到，架構(gòu)創(chuàng)新已經(jīng)進(jìn)入到一個(gè)新的黃金時(shí)代。因?yàn)閭鹘y(tǒng)架構(gòu)對(duì)于現(xiàn)在的任務(wù)應(yīng)用已經(jīng)應(yīng)付不了，行業(yè)亟需架構(gòu)創(chuàng)新。為此，賽靈思的產(chǎn)品和平臺(tái)在特定領(lǐng)域架構(gòu)（DSA）、異構(gòu)計(jì)算加速、近網(wǎng)絡(luò)計(jì)算和近存儲(chǔ)數(shù)據(jù)方面實(shí)現(xiàn)了創(chuàng)新。

　　賽靈思的數(shù)據(jù)中心業(yè)務(wù)發(fā)展強(qiáng)勁，在2019年9月結(jié)束的最新的一個(gè)季度，業(yè)務(wù)同比增長(zhǎng)24%，季度增長(zhǎng)92%。賽靈思的主要做法是打造生態(tài)系統(tǒng)，加速計(jì)算、存儲(chǔ)、搜索、網(wǎng)絡(luò)等應(yīng)用，推出分布式自適應(yīng)計(jì)算。

　　1）打造生態(tài)系統(tǒng)

　　目前，賽靈思已經(jīng)培訓(xùn)工業(yè)界及學(xué)術(shù)界7千多名開發(fā)人員，約有800多個(gè)加速器合作伙伴，而且有95個(gè)發(fā)布的應(yīng)用。

　　2）加速計(jì)算、存儲(chǔ)、搜索、網(wǎng)絡(luò)等應(yīng)用

　　從計(jì)算加速和傳統(tǒng)CPU比較的例子可見，傳統(tǒng)的數(shù)據(jù)中心服務(wù)器有1個(gè)CPU連接網(wǎng)絡(luò)，通過NIC（網(wǎng)絡(luò)接口控制器）和PCIe連接到存儲(chǔ)設(shè)備。而當(dāng)CPU擁有賽靈思FPGA，以及即將推出的賽靈思Versal ACAP（自適應(yīng)計(jì)算加速平臺(tái)）的加速，將會(huì)實(shí)現(xiàn)速度的巨大提升。

　　在存儲(chǔ)加速領(lǐng)域，賽靈思也在廣泛部署，已經(jīng)和IBM、美光、三星等開展了合作，部署加速存儲(chǔ)和計(jì)算存儲(chǔ)，從而可以實(shí)現(xiàn)數(shù)據(jù)在最近的地方處理。

　　眾所周知，很多地方的數(shù)據(jù)增長(zhǎng)是呈指數(shù)級(jí)的，存儲(chǔ)和搜索的響應(yīng)是非常關(guān)鍵的，賽靈思的產(chǎn)品也可以加速。具體地，可以加速壓縮/解壓縮、解密。賽靈思單一的加速器可以把加速性能提升4倍，而且是非常線性的。

　　另外，賽靈思也提供網(wǎng)絡(luò)加速，例如在SmartNIC行業(yè)剛剛開始采用網(wǎng)絡(luò)加速的領(lǐng)域。SmartNIC可以通過移除惡意數(shù)據(jù)包提供更好的安全性，并通過將網(wǎng)絡(luò)堆棧從CPU卸載到SmartNIC來(lái)加速數(shù)據(jù)包處理。這不僅打破了網(wǎng)絡(luò)性能瓶頸，而且縮短了CPU應(yīng)用執(zhí)行的周期，從而提高了TCO（總擁有成本）。

　　對(duì)于雙插槽DC（數(shù)據(jù)中心）服務(wù)器，使用基于賽靈思的智能網(wǎng)卡，數(shù)據(jù)吞吐量加快了3~6倍，CPU利用率提高了1.5倍。賽靈思芯片是軟硬件可編程的，因此可實(shí)現(xiàn)用1個(gè)開發(fā)板就能定制化地滿足不同客戶部署的需求。

　　3）數(shù)據(jù)中心的未來(lái)：分布式自適應(yīng)計(jì)算數(shù)據(jù)中心的未來(lái)發(fā)展趨勢(shì)是什么？首先，業(yè)界對(duì)數(shù)據(jù)中心的需求是不斷增長(zhǎng)的。數(shù)據(jù)中心分為公有云、私有云、混合云或企業(yè)云等。其次，數(shù)據(jù)中心運(yùn)營(yíng)商們都想大幅提升數(shù)據(jù)集的利用率，提高高性能，并減少能耗，降低OPEX（資本性支出）/TCO。這可以通過可分解和可組合的方式實(shí)現(xiàn)，具體地，使用SmartNIC、固態(tài)硬盤和計(jì)算加速器將資源分解為單獨(dú)的CPU庫(kù)來(lái)實(shí)現(xiàn)，然后根據(jù)需要組合這些資源，以滿足任何工作負(fù)載的需要。

　　例如，如果控制和網(wǎng)絡(luò)密集型工作負(fù)載是基于CPU的，只要把更多資源分配給CPU即可。對(duì)于工作與計(jì)算為基礎(chǔ)的項(xiàng)目，例如AI網(wǎng)絡(luò)等，也可以給這種計(jì)算網(wǎng)絡(luò)分配更多資源。如果與技術(shù)分析比較相關(guān)的，也可以把這些資源分配給這種計(jì)算網(wǎng)絡(luò)。所以ACAP可以針對(duì)專用需求來(lái)分配更多的資源，以及想要加速的相關(guān)數(shù)據(jù)集，ACAP就可以配置好，而且這是動(dòng)態(tài)的，可以較高程度地來(lái)利用現(xiàn)有的技術(shù)，不管是CPU、存儲(chǔ)數(shù)據(jù)，還是加速器，ACAP都可以提升其性能。

　　ACAP有三大價(jià)值，①TCO方面，可動(dòng)態(tài)優(yōu)化工作負(fù)載，加速和提高加速器的高利用率；②延時(shí)低；③加速可以定制化，即用戶可以采用所有新的創(chuàng)新，諸如用神經(jīng)元網(wǎng)絡(luò)（NN）優(yōu)化，而不用添加額外的部件/器件。

　　2 加速核心市場(chǎng)發(fā)展

　　包括汽車、醫(yī)療等。以汽車行業(yè)為例。賽靈思在汽車業(yè)有大量的創(chuàng)新，自動(dòng)駕駛、ADAS等方面是有非常多的應(yīng)用。十多年來(lái)，賽靈思在汽車業(yè)已出貨了1.7億片以上的器件。其中，ADAS領(lǐng)域有6700萬(wàn)片。賽靈思擁有200家ADAS和自動(dòng)駕駛客戶群，包括全球主要的Tier1（一級(jí)供應(yīng)商）、整車廠和初創(chuàng)企業(yè)。

　　賽靈思最近發(fā)布的ZU7和ZU11 Zynq UtraScale+產(chǎn)品符合汽車安全、質(zhì)量和可靠性要求，滿足了在L2到L4自動(dòng)駕駛車輛的功率限制范圍內(nèi)對(duì)數(shù)據(jù)聚合、預(yù)處理和傳感器數(shù)據(jù)分布的需求。

　　3 軟硬件的平臺(tái)轉(zhuǎn)型

　　多年來(lái)，賽靈思持續(xù)進(jìn)行硬件和軟件的平臺(tái)化轉(zhuǎn)型。

　　3.1 硬件平臺(tái)化

　　賽靈思宣布正研發(fā)7 nm架構(gòu)及全新的產(chǎn)品系列Versal，Versal將采用自適應(yīng)計(jì)算架構(gòu)（ACAP）。2019年，Versal芯片已經(jīng)開始在早期客戶中實(shí)現(xiàn)（如圖1）。

　　開發(fā)了加速器卡，并用于多個(gè)行業(yè)。2018年推出Alveo PCI加速器卡。迄今賽靈思一共有四大產(chǎn)品系列：U200，U250，U280和U50。其中，U280集成了HBM存儲(chǔ)，提供超高性能。U50集成了第2代HBM2，實(shí)現(xiàn)小型封裝的突破，是業(yè)界第1款半高半長(zhǎng)、支持PCIeGen4的自適應(yīng)加速器卡。

　　目前，賽靈思最先進(jìn)的處理器芯片是擁有360億晶體管的7nm Versal ACAP，已發(fā)貨給客戶和合作伙伴。同時(shí)賽靈思現(xiàn)在也有新的Versal PCIe通用開發(fā)板，已經(jīng)準(zhǔn)備就緒，可以使開發(fā)者以10倍速度開始構(gòu)建和加速應(yīng)用。

　　3.2 軟件平臺(tái)化

　　為了擁有一個(gè)完整的平臺(tái)，除了硬件平臺(tái)外，也需要軟件的統(tǒng)一開發(fā)平臺(tái)，2019年10月，賽靈思推出了Vitis，是用于從嵌入式終端設(shè)備到邊緣和云應(yīng)用的統(tǒng)一開發(fā)環(huán)境。

　　Vitis可以支持異構(gòu)架構(gòu)，例如Zynq SoC和VersalACAP，開發(fā)人員在開發(fā)軟件時(shí)利用自己所習(xí)慣的方式，在無(wú)需硬件專業(yè)知識(shí)的情況下就可獲得優(yōu)化硬件的好處。

　　總之，硬件優(yōu)化可以簡(jiǎn)單到用幾個(gè)關(guān)鍵的加速內(nèi)核就可利用強(qiáng)大的特定領(lǐng)域架構(gòu)（DSA）。Vitis配合賽靈思開發(fā)板后，現(xiàn)可以免費(fèi)下載。

　　本文來(lái)源于科技期刊《電子產(chǎn)品世界》2020年第01期第1頁(yè)，歡迎您寫論文時(shí)引用，并注明出處。