Intel宣布全新混合結(jié)合封裝：凸點(diǎn)密度猛增25倍

在Intel的六大技術(shù)支柱中，封裝技術(shù)和制程工藝并列，是基礎(chǔ)中的基礎(chǔ)，這兩年Intel也不斷展示自己的各種先進(jìn)封裝技術(shù)，包括Foveros、Co-EMIB、ODI、MDIO等等。

Intel又宣布了全新的“混合結(jié)合”(Hybrid Bonding)，可取代當(dāng)今大多數(shù)封裝技術(shù)中使用的“熱壓結(jié)合”(thermocompression bonding)。

據(jù)介紹，混合結(jié)合技術(shù)能夠加速實(shí)現(xiàn)10微米及以下的凸點(diǎn)間距(Pitch)，提供更高的互連密度、更小更簡單的電路、更大的帶寬、更低的電容、更低的功耗(每比特不到0.05皮焦耳)。

Intel目前的3D Foveros立體封裝技術(shù)，可以實(shí)現(xiàn)50微米左右的凸點(diǎn)間距，每平方毫米集成大約400個凸點(diǎn)，而應(yīng)用新的混合結(jié)合技術(shù)，不但凸點(diǎn)間距能縮小到1/5，每平方毫米的凸點(diǎn)數(shù)量也能超過1萬，增加足足25倍。

采用混合結(jié)合封裝技術(shù)的測試芯片已在2020年第二季度流片，但是Intel沒有披露未來會在什么產(chǎn)品上商用。

Foveros封裝的Lakefield