新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 燦芯半導(dǎo)體推出基于中芯國(guó)際14nm FinFET工藝的ONFI 4.2 IO和物理層IP

燦芯半導(dǎo)體推出基于中芯國(guó)際14nm FinFET工藝的ONFI 4.2 IO和物理層IP

作者: 時(shí)間:2021-06-03 來源:電子產(chǎn)品世界 收藏

定制芯片設(shè)計(jì)、生產(chǎn)及IP授權(quán)的高新技術(shù)企業(yè)——燦芯半導(dǎo)體日前宣布推出基于中芯國(guó)際14nm FinFET工藝的ONFI 4.2 IO及物理層IP,該IO支持SDR/NV-DDR/NV-DDR2 1.8V, NV-DDR3 1.2V, 該物理層IP采用全數(shù)字設(shè)計(jì),具有低功耗、面積小等特點(diǎn)。

本文引用地址:http://m.butianyuan.cn/article/202106/426122.htm

此次推出的ONFI物理層IP可應(yīng)用于開放式NAND閃存界面,兼容ONFI 4.2/4.1/4.0/3.2等標(biāo)準(zhǔn),目前該IO及物理層IP已經(jīng)在中芯國(guó)際40nm及14nm FinFET工藝上通過硅驗(yàn)證。

ONFI 4.2物理層IP具有如下特點(diǎn):

●   基于中芯國(guó)際14nm FinFET、 40LL工藝,并通過流片驗(yàn)證測(cè)試

●   支持14nm FinFET NV_DDR3 1.2V Max 1600Mbps; NV_DDR21.8V Max 800Mbps

●   支持40LL Max 800Mbps

●   支持芯片內(nèi)終端匹配電阻(On-Die Termination; ODT)及支持阻抗校準(zhǔn)

●   遵循國(guó)際開放式NAND閃存界面規(guī)范, 支持ONFI4.2/ 4.1/4.0/3.2等標(biāo)準(zhǔn)

●   支持DQS Gate、Write、Read訓(xùn)練

●   采用全數(shù)字延遲單元(DLL)

●   采用APB寄存器接口

“基于10多年定制芯片設(shè)計(jì)和IP研發(fā)的成功經(jīng)驗(yàn),燦芯半導(dǎo)體緊跟中芯國(guó)際先進(jìn)工藝,持續(xù)為客戶創(chuàng)造價(jià)值,” 燦芯半導(dǎo)體工程副總裁劉亞東表示,“基于中芯國(guó)際14nm FinFET工藝的ONFI IP已通過流片驗(yàn)證,將助力客戶在中芯國(guó)際14nm先進(jìn)工藝上快速實(shí)現(xiàn)量產(chǎn)。”



關(guān)鍵詞:

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉